一种基于LTCC的耦合3dB电桥的制作方法技术

本发明专利技术公开了一种基于LTCC的耦合3dB电桥的制作方法，采用LTCC生瓷作为介质基板进行电桥加工，在进行叠片前进行耦合线精度判定，对两层耦合线测量精度进行配对，将符合配对的耦合线层进行叠片及后续加工，完成耦合3dB电桥制作。本发明专利技术使用常规的LTCC加工工艺流程进行制造，工艺简单，未引入新的材料或新的加工方法，未引入的新的误差，制作的LTCC耦合电桥精度高、良品率高。良品率高。良品率高。

【技术实现步骤摘要】
一种基于LTCC的耦合3dB电桥的制作方法


[0001]本专利技术涉及一种基于LTCC的耦合3dB电桥的制作方法，属于半导体


技术介绍

[0002]LTCC(低温共烧陶瓷)基板具有三维布线密度高、可内埋集成元件、高频传输性能好、环境适应能力强、长期可靠性高等显著特点，已成为现代微电子组件的典型先进基板。3dB电桥可以认为是一种特殊的定向耦合器，它是实现直通输出端和耦合输出端功率等分，且相位相差90
°
的无源器件，因此又叫正交电桥。3dB电桥是四端口微波器件，特点是：插损低、方向性好等。主要应用于低噪声放大器、衰减器、微波混频器、调制器和其它微波系统中，实现信号的合路、分路及移相。国内传统微带线的3dB电桥，损耗大，频率越低，体积相对大，一般用于较高频段。腔体3dB电桥，具有相当高的Q值，适用于低插入损耗，大功率传输应用场合，但有较大的体积。基于LTCC技术制作的3dB电桥具有小型化、高性能、高可靠性的优点，被广泛应用在通讯行业。
[0003]采用LTCC技术进行3dB电桥的制作，难点在于相邻层的耦合线对位精度，如图1所示为两层之间的耦合线对位位置。常规印刷引入了通孔偏差、金属偏差、通孔与金属的对位偏差等，造成电桥的良品率不高。

技术实现思路

[0004]本专利技术的目的在于提供一种基于LTCC的耦合3dB电桥的制作方法，制作工艺简单，且制作的耦合3dB电桥精度高。
[0005]为达到上述目的，本专利技术采用的技术方案如下：
[0006]本专利技术提供一种基于LTCC的耦合3dB电桥的制作方法，包括以下步骤：
[0007](1)采用LTCC生瓷作为介质基板进行电桥加工，完成每层金属图形的印刷以及耦合线的印刷；
[0008](2)分别计算两层耦合线对于叠片通孔的误差；
[0009](3)基于所计算的误差值对耦合线层进行配对；
[0010](4)将符合配对的耦合线层进行叠片及后续加工，完成耦合3dB电桥制作。
[0011]进一步的，所述计算耦合线对于叠片通孔的误差，包括：
[0012]测量印刷对准符间距L，计算得到L与设计值的差值L'；
[0013]测量通孔定位孔间距K，计算得到K与设计值的差值K'；
[0014]测量十字差线宽W1，计算得到W1与设计值的差值W1'；
[0015]测量有测量要求的线条线宽W，计算得到W与设计值的差值W'；
[0016]基于测量数据，计算耦合线对于叠片通孔的误差X'：
[0017][0018]其中，x1通孔定位孔相对耦合线的间距，x2是印刷对准符相对耦合线的间距，H是通孔定位孔相对印刷对准符的间距，A为两层耦合线层孔连线与十字叉之间的角度误差。
[0019]进一步的，所述基于所计算的误差值对耦合线层进行配对，包括：
[0020]将两层耦合线层所计算的误差之差作为耦合误差，如果小于预设的耦合偏差值则符合配对。
[0021]进一步的，采用LTCC生瓷为介质基板，电路位于多层介质内部，焊接部位位于介质外表面。
[0022]进一步的，LTCC基板尺寸为3.2mm
×
1.6mm
×
1.5mm。
[0023]进一步的，基板内部金属导带最小线宽大于0.08mm，最小导带间距不小于0.1mm。
[0024]进一步的，电桥采用螺旋结构宽边耦合定向耦合器。
[0025]进一步的，电桥耦合带状线长度分别为10mm。
[0026]本专利技术的有益效果为：
[0027]1)本专利技术的制作方法避免了复杂的LTCC基板耦合线加工方法，使用常规的LTCC加工工艺流程进行制造，工艺简单，未引入新的材料或新的加工方法，未引入的新的误差；
[0028]2)本专利技术进行耦合线误差判定使用3D测量仪进行编程自动测试，方法简单高效；
[0029]3)采用本专利技术方法制作的LTCC耦合电桥精度高、良品率高。
附图说明
[0030]图1是耦合线对位示意图；
[0031]图2是本专利技术的电桥物理模型结构；
[0032]图3是本专利技术的耦合线单层精度测量示意图。
具体实施方式
[0033]下面对本专利技术作进一步描述。以下实施例仅用于更加清楚地说明本专利技术的技术方案，而不能以此来限制本专利技术的保护范围。
[0034]本专利技术提供一种基于LTCC的耦合3dB电桥的制作方法。制作的耦合3dB电桥的工作频率在2.7GHz～3GHz，插损≤0.6dB，隔离度≥20dB，幅度平衡度≤
±
0.6dB，相位平衡度≤
±3°
，尺寸3.2mm
×
1.6mm
×
1.5mm。电桥设计用了新型螺旋结构宽边耦合定向耦合器，耦合带状线的长度应该为四分之一波长，即(其中，ε
r
是LTCC陶瓷基板的相对介电常数，f
o
为3dB电桥工作的中心频率，c为空气中光速)。电桥耦合带状线长度分别为10mm，采用LTCC技术在小体积的空间内实现电桥内部结构如图1所示。
[0035]3dB电桥的物理模型结构如图2，采用LTCC生瓷为介质基板，电路位于多层介质内部，可焊接部位位于介质外表面。采用导电率高的金属做浆料，LTCC电桥基板尺寸为3.2mm
×
1.6mm
×
1.5mm。多层线路之间采用金属化过孔连接。内部金属导带最小线宽大于0.08mm，最小导带间距不小于0.1mm。图2中，Port 1是主线信号输入端口，Port 2是主线信号输出端口，Port3是副线信号输出端口，Port 4是隔离端口。
[0036]本专利技术基于LTCC的耦合3dB电桥制作采用8寸流片工艺，具体包括如下步骤：
[0037]1)采用常规LTCC制作工艺进行电桥加工；
[0038]2)在相邻两层生磁片形成的耦合层上印刷耦合线，在叠片前进行耦合线精度判定；
[0039]3)量产电路时，对两层耦合线测量精度进行配对，要求两层耦合线所计算的耦合误差小于预设的耦合偏差值；
[0040]4)使用配对符合步骤3)标准的生瓷片分别进行叠片及后续加工，完成耦合3dB电桥制作。
[0041]本专利技术中，在叠片前进行耦合线精度判定具体参见图3，
[0042]对于层间对位误差，需要考虑下面几个误差：
[0043]A、网版偏差，图3中印刷对准符间距L测量值与设计值之差，记为L'；
[0044]B、打孔误差，图3中通孔定位孔间距K测量值与设计值之差，记为K'；
[0045]C、十字差线宽误差，图3中W1测量值与设计值之差，记为W1'；
[0046]D、有测量要求的线条线宽误差，图3中W测量值与设计值之差，记为W'；
[0047]E、耦合层的两张生磁片孔连线与十字叉之间角度误差，如图3中A；
[0048]F、有测量要求的线处于生瓷片不同本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于LTCC的耦合3dB电桥的制作方法，其特征在于，包括以下步骤：(1)采用LTCC生瓷作为介质基板进行电桥加工，完成每层金属图形的印刷以及耦合线的印刷；(2)分别计算两层耦合线对于叠片通孔的误差；(3)基于所计算的误差值对耦合线层进行配对；(4)将符合配对的耦合线层进行叠片及后续加工，完成耦合3dB电桥制作。2.根据权利要求1所述的一种基于LTCC的耦合3dB电桥的制作方法，其特征在于，所述计算耦合线对于叠片通孔的误差，包括：测量印刷对准符间距L，计算得到L与设计值的差值L'；测量通孔定位孔间距K，计算得到K与设计值的差值K'；测量十字差线宽W1，计算得到W1与设计值的差值W1'；测量有测量要求的线条线宽W，计算得到W与设计值的差值W'；基于测量数据，计算耦合线对于叠片通孔的误差X'：其中，x1通孔定位孔相对耦合线的间距，x2是印刷对准符相对耦合线的间距，H是通孔定位孔相对印刷对准符的间距，A为两层耦合线层孔连线与十字叉之间的角度误差。3.根据权利要求2所述的一种基于LTCC的耦...

【专利技术属性】
技术研发人员：高亮，郁兆华，贺彪，展丙章，王会，
申请(专利权)人：中国兵器工业集团第二一四研究所苏州研发中心，
类型：发明
国别省市：