双芯片的串行通信方法和具有双芯片的系统技术方案

本申请涉及一种双芯片的串行通信方法和具有双芯片的系统。其中，该方法包括：第一芯片获取第一数据、第二数据中在当前周期内未被成功发送给第二芯片的至少一组子数据以及子数据的组号；第一芯片将第一数据、子数据以及子数据的组号携带在一帧串行数据帧中发送给第二芯片；在当前周期内还有未被成功发送给第二芯片的子数据的情况下，进行下一个串行数据帧的发送，直至当前周期内所有子数据都发送完毕。通过本申请，实现了双芯片之间大量数据的高速通信。高速通信。高速通信。

【技术实现步骤摘要】
双芯片的串行通信方法和具有双芯片的系统


[0001]本申请涉及串行通信的领域，尤其是涉及一种双芯片的串行通信方法和具有双芯片的系统。

技术介绍

[0002]随着变频器电气设计的完善和用户功能的增加，越来越多的变频器采用双芯片方案，以通过不同的芯片分别负责变频器的逻辑控制和驱动控制。
[0003]双芯片方案必然涉及到芯片之间的通信问题，尤其在变频器中一些数据需要从其中一个芯片实时地反馈给另一个芯片，这就对数据交互的速度提出了高的要求。相关技术中提出了一种变频器双控制芯片系统的数据传输方法，在该方案中，主CPU和从CPU之间每包数据传输8个字节，其中6个字节为固定的数据内容，因此，该方案仅能够实现固定数个字节的数据内容的高速传输。然而，在变频器场景或者类似的场景下，双芯片之间需要在短时间内完成交互的数据可能有上百字节，采用上述的方案无法实现上百字节的数据的实时通信。对于双芯片之间如何实现大量数据的高速通信尚未提出有效的解决方案。

技术实现思路

[0004]本申请提供一种双芯片的串行通信方法和具有双芯片的系统，以解决双芯片之间无法实现大量数据的高速通信的问题。
[0005]第一方面，本申请实施例提供了一种双芯片的串行通信方法，包括：步骤1，第一芯片获取第一数据、第二数据中在当前周期内未被成功发送给第二芯片的至少一组子数据以及所述子数据的组号，其中，所述第一芯片的内存区域包括第一内存区域和第二内存区域，第一内存区域用于存放所述第一数据，所述第二内存区域用于存放所述第二数据，所述第二数据包括多组子数据，每一组子数据具有一个组号；步骤2，所述第一芯片将所述第一数据、所述子数据以及所述子数据的组号携带在一帧串行数据帧中发送给所述第二芯片；步骤3，在当前周期内还有未被成功发送给所述第二芯片的所述子数据的情况下，跳转至步骤1，否则结束当前周期的串行数据帧的发送。
[0006]在其中的一些实施例中，在所述步骤2之后，所述方法还包括：所述第一芯片接收所述第二芯片的响应信息，并根据所述响应信息判断所述子数据是否成功发送给所述第二芯片。
[0007]在其中的一些实施例中，所述第二芯片的响应信息中携带有所述第二芯片成功接收到的最后至少一组子数据的组号。
[0008]在其中的一些实施例中，所述第一数据和所述第二数据均具有固定的变量名，在所述第一芯片发送给所述第二芯片的串行数据帧中不携带所述第一数据和所述第二数据的内存地址。
[0009]在其中的一些实施例中，所述方法还包括：
所述第一芯片判断所述第二内存区域内存放的目标子数据是否存在变更，其中，所述目标子数据包括所述组号满足预设条件的一组或者多组子数据；在所述目标子数据存在变更的情况下，所述第一芯片中断将要发送的下一个串行数据帧，并将所述第一数据、所述目标子数据以及所述目标子数据的组号携带在下一个串行数据帧中发送给所述第二芯片。
[0010]在其中的一些实施例中，在所述目标子数据存在变更的情况下，所述第一芯片中断将要发送的下一个串行数据帧，并将所述第一数据、所述目标子数据以及所述目标子数据的组号携带在下一个串行数据帧中发送给所述第二芯片包括：在所述目标子数据存在变更且当前周期的持续时长未超出预设时长的情况下，所述第一芯片中断将要发送的下一个串行数据帧，并将所述第一数据、所述目标子数据以及所述目标子数据的组号携带在下一个串行数据帧中发送给所述第二芯片。
[0011]在其中的一些实施例中，在所述目标子数据未存在变更，或者当前周期的持续时长超出预设时长的情况下，所述第一芯片继续进行将要发送的下一个串行数据帧的发送。
[0012]在其中的一些实施例中，每个串行数据帧的帧长相等且留有裕量，所述裕量基于允许打断所述第一芯片与所述第二芯片之间的通信的事件的最长打断时间确定。
[0013]在其中的一些实施例中，串行通信采用115200波特率，每个串行数据帧包括14个16位数据，每个串行数据帧的长度为3.3ms至4ms，其中，所述裕量为0.5ms至1.2ms。
[0014]第二方面，本申请实施例提供了一种具有双芯片的系统，包括两个芯片和连接两个所述芯片的串行通信电路，其中，两个所述芯片的非易失性存储器中存储有计算机程序，所述计算机程序被芯片的处理器运行时执行上述第一方面所述的双芯片的串行通信方法的步骤。
[0015]综上所述，本申请实施例提供的双芯片的串行通信方法和具有双芯片的系统，采用第一芯片获取第一数据、第二数据中在当前周期内未被成功发送给第二芯片的至少一组子数据以及子数据的组号；第一芯片将第一数据、子数据以及子数据的组号携带在一帧串行数据帧中发送给第二芯片；在当前周期内还有未被成功发送给第二芯片的子数据的情况下，进行下一个串行数据帧的发送，直至当前周期内所有子数据都发送完毕的方式，实现了双芯片之间大量数据的高速通信。
附图说明
[0016]图1是本实施例提供的具有双芯片的系统的结构示意图。
[0017]图2是本申请实施例提供的双芯片的串行通信方法的流程图。
具体实施方式
[0018]为更清楚地理解本申请的目的、技术方案和优点，下面结合附图和实施例，对本申请进行了描述和说明。
[0019]为更清楚地理解本申请的目的、技术方案和优点，下面结合附图和实施例，对本申请进行了描述和说明。然而，本领域的普通技术人员应该明白，可以在没有这些细节的情况下实施本申请。在一些情形下，为了避免不必要的描述使本申请的各方面变得晦涩难懂，对已经在较高的层次上描述了众所周知的方法、过程、系统、组件和/或电路将不作过多赘述。
对于本领域的普通技术人员来说，显然可以对本申请所公开的实施例作出各种改变，并且在不偏离本申请的原则和范围的情况下，本申请中所定义的普遍原则可以适用于其他实施例和应用场景。因此，本申请不限于所示的实施例，而是符合与本申请所要求保护的范围一致的最广泛范围。
[0020]除另作定义外，本申请所涉及的技术术语或者科学术语应具有本申请所属
具备一般技能的人所理解的一般含义。本申请所使用的术语仅出于描述特定实施例的目的，而不旨在于对本申请的限制。如本申请所使用的“一”、“一个”、“一种”、“该”、“这些”等类似的词并不表示数量上的限制，它们可以是单数或者复数。在本申请中所涉及的术语“包括”、“包含”、“具有”及其任何变体，其目的是涵盖不排他的包含；例如，包含一系列步骤或模块（单元）的过程、方法和系统、产品或设备并未限定于列出的步骤或模块（单元），而可包括未列出的步骤或模块（单元），或者可包括这些过程、方法、产品或设备固有的其他步骤或模块（单元）。
[0021]在本申请中所涉及的“多个”是指两个或两个以上。通常情况下，字符“/”表示前后关联的对象是一种“或”的关系。在本申请中所涉及的术语“第一”、“第二”、“第三”等，只是对相似对象进行区分，并不代表针对对象的特定排序。
[0022]本申请所涉及的术语“系统”、“引擎”、“单元”、“模块”和/或“块”是一种用于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双芯片的串行通信方法，其特征在于，包括：步骤1，第一芯片获取第一数据、第二数据中在当前周期内未被成功发送给第二芯片的至少一组子数据以及所述子数据的组号，其中，所述第一芯片的内存区域包括第一内存区域和第二内存区域，第一内存区域用于存放所述第一数据，所述第二内存区域用于存放所述第二数据，所述第二数据包括多组子数据，每一组子数据具有一个组号；步骤2，所述第一芯片将所述第一数据、所述子数据以及所述子数据的组号携带在一帧串行数据帧中发送给所述第二芯片；步骤3，在当前周期内还有未被成功发送给所述第二芯片的所述子数据的情况下，跳转至步骤1，否则结束当前周期的串行数据帧的发送。2.根据权利要求1所述的方法，其特征在于，在所述步骤2之后，所述方法还包括：所述第一芯片接收所述第二芯片的响应信息，并根据所述响应信息判断所述子数据是否成功发送给所述第二芯片。3.根据权利要求2所述的方法，其特征在于，所述第二芯片的响应信息中携带有所述第二芯片成功接收到的最后至少一组子数据的组号。4.根据权利要求1所述的方法，其特征在于，所述第一数据和所述第二数据均具有固定的变量名，在所述第一芯片发送给所述第二芯片的串行数据帧中不携带所述第一数据和所述第二数据的内存地址。5.根据权利要求1所述的方法，其特征在于，所述方法还包括：所述第一芯片判断所述第二内存区域内存放的目标子数据是否存在变更，其中，所述目标子数据包括所述组号满足预设条件的一组或者多组子数据；在所述目标子数据存在变更的情况下，所述第一芯片中断将要发送的下一个串行数据帧...

【专利技术属性】
技术研发人员：黄一检，邹锡挺，叶文斌，马永超，
申请(专利权)人：德力西杭州变频器有限公司，
类型：发明
国别省市：