用于半导体封装的垂直电源平面模块制造技术

本公开涉及一种半导体封装，其可以包括封装衬底、布置在封装衬底上并且电耦合到封装衬底的基础管芯、以及在基础管芯的外围处布置在封装衬底上的至少一个电源平面模块。电源平面模块可以包括顶表面和底表面，以及至少一个垂直交错金属层，至少一个垂直交错金属层在底表面处电耦合到封装衬底。半导体封装还可以包括半导体器件，半导体器件包括设置在基础管芯上的第一区段和设置在电源平面模块上的第二区段，其中，半导体器件的第二区段在电源平面模块的顶表面处可以电耦合到至少一个垂直交错金属层。金属层。金属层。

【技术实现步骤摘要】
用于半导体封装的垂直电源平面模块

技术介绍

[0001]2.5D封装技术包括在硅内插器(即，基础管芯)上具有(一个或多个)同质和/或异质硅工艺节点以用于改进的信号带宽密度和系统小型化的两个或更多个硅小芯片的组件。
[0002]然而，当前2.5D封装技术面临挑战。挑战之一包括堆叠的小芯片或器件的功率完整性(PI)性能(例如，Fmax和Vmin)限制，这是由于(a)硅内插器的再分布层(RDL)布线和穿硅过孔(TSV)互连上的额外IR压降损耗，(b)由于堆叠的小芯片(即，电路块)与封装/板功率传输解耦电容器之间的距离增加而导致的较大交流(AC)噪声，以及(c)归因于TSV载流能力降低的Imax约束。
[0003]由于小型化的内插器和封装衬底占用面积，当前2.5D封装技术还面临小芯片集成密度(即，每个内插器堆叠的小芯片的数量)缩放的约束。
[0004]解决上述挑战的现有解决方案包括(a)增加平台电压源(例如，从0.9V到1.1V)，以确保性能，(b)降低硅ICC
Max
阈值，以避免可靠性风险，(c)在堆叠的小芯片和/或硅内插器中引入金属
‑
绝缘体
‑
金属(MIM)电容，以抑制功率传输网络峰值阻抗(Z
PDN
)，以及(d)硅内插器和/或封装衬底占用面积扩展，以实现增加的小芯片器件集成密度。
[0005]然而，上述解决方案的缺点包括(a)增加的器件功耗，(b)电性能下降，例如，最大频率(Fmax)阈值的降低，以及(c)增加的器件形状因子。
附图说明
[0006]在附图中，相同的附图标记在不同的视图中一般地指相同的部分。附图不一定按比例绘制，而是重点一般地放在说明本公开的原理上。为了清楚起见，各种特征或元件的尺寸可以任意地扩大或缩小。在以下描述中，参考以下附图描述本公开的各个方面，在附图中：
[0007]图1A示出了根据本公开的方面的具有外围垂直电源平面模块的半导体封装的截面图；
[0008]图1B示出了根据图1A中所示的方面的半导体封装的顶视图布局；
[0009]图2A示出了根据本公开的另一方面的具有外围垂直电源平面模块的半导体封装的截面图；
[0010]图2B示出了根据图2A中所示的方面的半导体封装的顶视图布局；
[0011]图3示出了根据本公开的又一方面的具有外围垂直电源平面模块的半导体封装的截面图；
[0012]图4A至图4P示出了涉及根据与本公开的图1A中所示的方面大体类似的方面的用于形成具有外围垂直电源平面模块的半导体封装的方法的示例性简化工艺流程的截面图和顶视图；
[0013]图5示出了根据本公开的又一方面的包括半导体封装的计算设备的图示。
[0014]图6示出了示出根据本公开的方面的用于形成半导体封装的方法的流程图。
具体实施方式
[0015]以下具体实施方式参考附图，附图以说明的方式示出了其中可以实践本公开的具体细节和方面。这些方面被足够详细地描述以使得本领域技术人员能够实践本公开。为器件提供各种方面，并且为方法提供各种方面。应当理解，器件的基本属性也适用于方法，反之亦然。在不脱离本公开的范围的情况下，可以利用其他方面，并且可以进行结构和逻辑改变。各个方面不一定是相互排斥的，因为一些方面可以与一个或多个其他方面组合以形成新的方面。
[0016]本公开的优点可以包括减轻直流(DC)和交流(AC)损耗，例如，Vmin和LL3阻抗减小，这可以带来计算核心和/或图形Fmax性能增益。
[0017]本公开的另一优点可以包括通过寄生功率传输网络阻抗(Z
PDN
)降低来改进功率完整性，从而允许较低的电源电压阈值，因此最小化器件功耗。
[0018]本公开的又一优点可以包括通过外围垂直电源平面模块的改进的Imax容量(器件可靠性)。与具有受限几何结构的分立圆柱形互连(例如，穿过基础管芯或硅内插器的穿模过孔(TMV)或穿硅过孔(TSV))相比，可以通过增大的互连体积(即，小芯片与封装衬底之间的垂直平面互连构造)来实现减小的互连电阻。
[0019]再一优点可以包括基础管芯或硅内插器占用面积的减小及改进的封装翘曲。
[0020]本公开一般地涉及一种器件，例如，半导体封装，其可以包括封装衬底、在封装衬底上并且电耦合到封装衬底的基础管芯、以及在基础管芯的外围处位于封装衬底上的至少一个电源平面模块。电源平面模块可以包括顶表面和底表面，以及至少一个垂直交错金属层，至少一个垂直交错金属层在底表面处电耦合到封装衬底。半导体封装还可以包括半导体器件，半导体器件包括设置在基础管芯上的第一区段和设置在电源平面模块上的第二区段，其中，半导体器件的第二区段在电源平面模块的顶表面处可以电耦合到至少一个垂直交错金属层。如本文所用，术语“垂直交错金属层”可以指平行于基础管芯的侧表面的金属层。
[0021]在本公开的各个方面中，至少一个垂直交错金属层还可以包括多个交错金属层。多个交错金属层中的每一个还可以包括耦合到半导体器件的顶部部分和耦合到封装衬底的底部部分，其中，底部部分具有比顶部部分的宽度大的宽度。
[0022]在本公开的各个方面中，半导体器件可以包括耦合到多个交错金属层的无源部件。
[0023]在本公开的各个方面中，半导体器件可以包括耦合到多个交错金属层的多个沟槽。如本文所用，“沟槽”可以指凸起区段。
[0024]在本公开的各个方面中，半导体器件可以包括以交叉指型布置来布置的沟槽。
[0025]本公开还一般地涉及一种计算设备。计算设备可以包括电路板以及耦合到电路板的半导体封装，其中，半导体封装可以包括：封装衬底；基础管芯，基础管芯在封装衬底上并且电耦合到封装衬底；至少一个电源平面模块，至少一个电源平面模块在基础管芯的外围处位于封装衬底上，电源平面模块包括：顶表面和底表面；以及至少一个垂直交错金属层，至少一个垂直交错金属层在底表面处电耦合到封装衬底；以及半导体器件，半导体器件包括设置在基础管芯上的第一区段和设置在电源平面模块上的第二区段，其中，半导体器件的第二区段在电源平面模块的顶表面处电耦合到至少一个垂直交错金属层。
[0026]本公开还一般地涉及一种方法。该方法可以包括：形成封装衬底；在封装衬底上形成基础管芯；在基础管芯的外围处形成电源平面模块，电源平面模块可以包括：顶表面和底表面；以及至少一个垂直交错金属层，至少一个垂直交错金属层在底表面处电耦合到封装衬底；形成半导体器件，半导体器件包括设置在基础管芯上的第一区段和设置在电源平面模块上的第二区段，其中，半导体器件的第二区段在电源平面模块的顶表面处电耦合到至少一个垂直交错金属层。
[0027]为了更容易地理解本公开并且将其付诸实践，现在将通过示例而非限制的方式并且参考附图来描述特定方面。为了简洁起见，可以省略对特征和属性的重复描述。
[0028]图1A示出了根据本公开的方面的半导体封装100的截面图。该截面图是沿图1B的A
‑
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，包括：封装衬底；基础管芯，所述基础管芯在所述封装衬底上并且电耦合到所述封装衬底；至少一个电源平面模块，所述至少一个电源平面模块在所述基础管芯的外围处位于所述封装衬底上，所述电源平面模块包括：顶表面和底表面；以及至少一个垂直交错金属层，所述至少一个垂直交错金属层在所述底表面处电耦合到所述封装衬底；以及半导体器件，所述半导体器件包括设置在所述基础管芯上的第一区段和设置在所述电源平面模块上的第二区段，其中，所述半导体器件的所述第二区段在所述电源平面模块的所述顶表面处电耦合到所述至少一个垂直交错金属层。2.根据权利要求1所述的半导体封装，其中，所述至少一个垂直交错金属层还包括多个交错金属层，所述多个交错金属层中的每一个还包括：耦合到所述半导体器件的顶部部分；以及耦合到所述封装衬底的底部部分，其中，所述底部部分具有大于所述顶部部分的宽度的宽度。3.根据权利要求2所述的半导体封装，其中，所述底部部分的所述宽度是所述顶部部分的所述宽度的至少1.5倍。4.根据权利要求2或3中任一项所述的半导体封装，其中，所述多个交错金属层还包括至少一个地参考电压平面和至少一个电源参考电压平面。5.根据权利要求2或3中任一项所述的半导体封装，其中，所述电源平面模块还包括至少一个无源部件。6.根据权利要求5所述的半导体封装，其中，所述无源部件电耦合到所述多个交错金属层中的至少一个金属层。7.根据权利要求5所述的半导体封装，其中，所述无源部件包括多层陶瓷电容器和/或硅电容器。8.根据权利要求2或3中任一项所述的半导体封装，其中，所述电源平面模块还包括在所述多个交错金属层中的一个或多个金属层上的多个沟槽。9.根据权利要求8所述的半导体封装，其中，所述多个沟槽通过电介质层隔离。10.根据权利要求8所述的半导体封装，其中，所述多个沟槽以交叉指型布置来布置。11.根据权利要求1至3中任一项所述的半导体封装，其中，所述多个交错金属层通过电介质层隔离。12.根据权利要求4所述的半导体封装，其中，所述地参考电压平面和所述电源参考电压平面彼此平行。13.根据权利要求1至3中任一项所述的半导体封装，其中，所述电源平面模块还包括在所述基础管芯的所述外围处的具有设置在所述封装衬底上的第一底部部分...

【专利技术属性】
技术研发人员：汪晓莹，谢目荣，康忠斌，林涑玲，黄桂菁，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：