用于竖直三维(3D)存储器的沟道形成制造技术

本申请涉及用于竖直三维(3D)存储器的沟道形成。提供了用于以下的系统、方法和设备：在重复迭代中沉积介电材料和牺牲材料的交替层以形成竖直堆叠；形成穿过所述竖直堆叠的多个竖直开口以在所述竖直堆叠中形成具有侧壁的细长竖直柱列；图案化所述柱列以暴露位置以形成沟道区域；选择性地去除所述牺牲材料的一部分以在所述细长竖直柱列的所述侧壁中在所述第一水平方向上形成第一水平开口；并且在所述第一水平开口中沉积沟道材料以在所述侧壁内形成所述沟道区域以用于水平定向的存取装置。形成所述沟道区域以用于水平定向的存取装置。形成所述沟道区域以用于水平定向的存取装置。

【技术实现步骤摘要】
水平方向上延伸以在所述竖直堆叠中形成具有侧壁的细长竖直柱列；图案化所述细长竖 直柱列以暴露位置以在所述氧化钇(Y2O3)材料的所述层中形成沟道区域；选择性地蚀刻 以在所述第一水平方向上去除所述氧化钇(Y2O3)材料的各部分，以在所述细长竖直柱列 的侧壁的相对侧中形成第一水平开口；以及在所述第一水平开口中沉积沟道材料以在所 述细长竖直柱列的所述侧壁的所述相对侧上形成沟道区域。
[0006]本公开的又另一个实施例提供了一种用于形成竖直堆叠的存储器胞元的阵列的方 法，所述阵列具有水平定向的存取装置和竖直定向的存取线，所述方法包括：沉积介电 材料和半导体材料的交替层以形成竖直堆叠；穿过所述竖直堆叠形成多个竖直开口，所 述多个竖直开口具有第一水平方向和第二水平方向并且主要在所述第二水平方向上延 伸以在所述竖直堆叠中形成具有侧壁的细长竖直柱列；图案化所述细长竖直柱列以暴露 位置以在半导体材料中形成沟道区域；选择性地蚀刻以在所述第一水平方向上去除所述 半导体材料的各部分，以抵靠所述半导体材料在所述细长竖直柱列的相对侧壁上形成第 一水平开口；在所述第一水平开口中选择性地沉积沟道材料以形成所述水平定向的存取 装置的沟道区域；在所述多个竖直开口中将导电材料保形地沉积在栅极介电材料上；以 及去除所述第一导电材料的各部分以沿所述细长竖直柱列的与所述沟道区域相对的所 述侧壁形成多条单独的竖直存取线。
[0007]本公开的仍另一个实施例提供了一种存储器胞元阵列，其包括：堆叠在彼此上的多 个存取晶体管，所述存取晶体管中的每个存取晶体管包含第一源极/漏极区域、第二源极 /漏极区域和其间的沟道区域以及主体区域，所述第一源极/漏极区域、所述第二源极/漏 极区域和所述沟道区域水平布置，其中所述沟道区域包含沟道材料和钝化材料；至少一 条存取线，所述至少一条存取线竖直延伸并且在栅极电介质的介入下耦接到所述多个存 取晶体管的所述沟道区域中的每个沟道区域；堆叠在彼此上的多个存储电容器，所述多 个存储电容器中的每个存储电容器水平放置并且耦接到所述多个存取晶体管的所述第 二源极/漏极区域中的对应的第二源极/漏极区域；以及多条数位线，所述多条数位线中 的每条数位线耦接到所述多个存取晶体管的所述第一源极/漏极区域中的对应的第一源 极/漏极区域。
附图说明
[0008]图1是根据本公开的许多实施例的竖直三维(3D)存储器的示意性图示。
[0009]图2是展示了根据本公开的许多实施例的竖直三维(3D)存储器阵列中的三节点存取 装置的一部分的透视图。
[0010]图3是展示了根据本公开的许多实施例的竖直三维(3D)存储器胞元中的三节点存取 装置的一部分的透视图。
[0011]图4A
‑
4D是根据本公开的许多实施例的用于在半导体制造工艺的多个阶段形成竖 直堆叠的存储器胞元的阵列以形成用于竖直三维存储器的沟道的横截面视图。
[0012]图5是根据本公开的许多实施例的包含用于竖直的3D存储器的多个沟道的存储器 装置的三维(3D)透视图。
[0013]图6A
‑
6D展示了根据本公开的许多实施例的在半导体制造工艺的另一个阶段用于 形成具有三节点水平定向的存取装置和竖直定向的存取线的竖直堆叠的存储器胞元的 阵
列的示例方法。
[0014]图7A
‑
7E展示了根据本公开的许多实施例的在半导体制造工艺的另一个阶段用于 形成具有三节点水平定向的存取装置和竖直定向的存取线的竖直堆叠的存储器胞元的 阵列的示例方法。
[0015]图8A
‑
8E展示了根据本公开的许多实施例的在半导体制造工艺的另一个阶段用于 形成具有三节点水平定向的存取装置和竖直定向的存取线的竖直堆叠的存储器胞元的 阵列的示例方法。
[0016]图9A
‑
9E展示了根据本公开的许多实施例的在半导体制造工艺的另一个阶段用于 形成具有三节点水平定向的存取装置和竖直定向的存取线的竖直堆叠的存储器胞元的 阵列的示例方法。
[0017]图10A
‑
10E展示了根据本公开的许多实施例的在半导体制造工艺的另一个阶段用 于形成具有三节点水平定向的存取装置和竖直定向的存取线的竖直堆叠的存储器胞元 的阵列的示例方法。
[0018]图11是根据本公开的许多实施例的呈包含存储器装置的计算系统的形式的设备的 框图。
具体实施方式
[0019]本公开的实施例描述了用于竖直三维(3D)存储器的三节点存取装置。如本文中所使 用的三节点旨在是指存取装置，所述存取装置包括由沟道分开的(1)第一源极/漏极区域 和(2)第二源极/漏极区域以及(3)与沟道相对的一或多个栅极。在三节点存取装置中，沟 道可以由沟道材料和钝化材料形成。与不包含钝化材料的沟道相比，由沟道材料和钝化 材料形成沟道可以增加沟道的稳定性。结构的另外的优点包含减小沟道的阈值电压以及 减少沟道的阈值电压随时间推移的变化。
[0020]在一些实施例中，沟道制造步骤可以在电容器胞元形成工艺之后执行，因此降低了 热预算。沟道可以是原位形成的竖直堆叠的最后元件，以减少在存储器装置制造工艺期 间沟道暴露于热的时间量。
[0021]本文中的图遵循编号惯例，其中一或多个第一数字与附图的图编号相对应，并且剩 余数字标识附图中的元件或组件。可以通过使用类似的数字来标识不同图之间类似的元 件或组件。例如，附图标记103可以引用图1中的元件“03”，并且类似的元件可以引 用为图2中的203。一个图中的多个类似元件可以用附图标记后跟连字符和另一数字或 字母来引用。例如，203
‑
1可以引用图2中的元件203
‑
1，而203
‑
2可以引用可能与元件 203
‑
1类似的元件203
‑
2。通常可以在没有连字符和额外的数字或字母的情况下引用这种 类似元件。例如，元件203
‑
1和203
‑
2或其它类似元件总体上可以引用为203。
[0022]图1是根据本公开的许多实施例的设备的框图。图1展示了示出根据本公开的实施 例的三维(3D)半导体存储器装置的胞元阵列的电路图。图1展示了胞元阵列可以具有多 个子胞元阵列101
‑
1、101
‑
2、
……
、101
‑
N。子胞元阵列101
‑
1、101
‑
2、
……
、101
‑
N可 以沿第二方向(D2)105布置。子胞元阵列中的每个子胞元阵列例如子胞元阵列101
‑
2可 以包含多条存取线103
‑
1、103
‑
2、
……
、103
‑
Q(其也可以被称为字线)。而且，子胞元 阵列中的每个子胞元阵列例如子胞元阵列101
‑
2可以包含多条数位线107本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于形成竖直堆叠的存储器胞元(101，1180)的阵列的方法，所述阵列具有水平定向的存取装置(230，330)和竖直定向的存取线(103，203，303)，所述方法包括：在重复迭代中沉积介电材料(430，530，630，730，830，930，1030)和牺牲材料(432，532，632，732，832)的交替层以形成竖直堆叠(401)；穿过所述竖直堆叠(401)形成多个竖直开口(472，672)，所述多个竖直开口具有第一水平方向(109，209，309，609，709，809，909，1009)和第二水平方向(105，205，305，605，705，805，905，1005)并且主要在所述第二水平方向(105，205，305，605，705，805，905，1005)上延伸以在所述竖直堆叠(401)中形成具有侧壁的细长竖直柱列(613，642，742，842，942，1042)；图案化所述细长竖直柱列(613，642，742，842，942，1042)以暴露位置以在所述层中的每一层中的牺牲材料(432，532，632，732，832)中形成沟道区域(1025)；选择性地去除所述牺牲材料(432，532，632，732，832)的一部分以在所述细长竖直柱列(613，642，742，842，942，1042)的所述侧壁(614)中在所述第一水平方向(109，209，309，609，709，809，909，1009)上形成第一水平开口(417)；以及在所述第一水平开口(417)中沉积沟道材料(418，518)以在所述侧壁内形成所述沟道区域(1025)以用于所述水平定向的存取装置(230，330)。2.根据权利要求1所述的方法，其中沉积所述牺牲材料(432，532，632，732，832)包括沉积氧化钇(Y2O3)。3.根据权利要求1到2中任一权利要求所述的方法，其中沉积所述沟道材料(418，518)包括沉积氧化铟锌镓(IGZO)材料作为所述沟道材料(418，518)。4.一种用于形成竖直堆叠的存储器胞元(101，1180)的阵列的方法，所述阵列具有水平定向的存取装置(230，330)和竖直定向的存取线(103，203，303)，所述方法包括：在重复迭代中沉积介电材料(430，530，630，730，830，930，1030)和氧化钇(Y2O3)材料(432，532，632，732，832)的交替层以形成竖直堆叠(401)；穿过所述竖直堆叠(401)形成多个竖直开口(472，672)，所述多个竖直开口具有第一水平方向(109，209，309，609，709，809，909，1009)和第二水平方向(105，205，305，605，705，805，905，1005)并且主要在所述第二水平方向(105，205，305，605，705，805，905，1005)上延伸以在所述竖直堆叠(401)中形成具有侧壁的细长竖直柱列(613，642，742，842，942，1042)；图案化所述细长竖直柱列(613，642，742，842，942，1042)以暴露位置以在所述氧化钇(Y2O3)材料(432，532，632，732，832)的所述层中形成沟道区域(1025)；选择性地蚀刻以在所述第一水平方向(109，209，309，609，709，809，909，1009)上去除所述氧化钇(Y2O3)(432，532，632，732，832)材料的各部分，以在所述细长竖直柱列(613，642，742，842，942，1042)的侧壁(614)的相对侧中形成第一水平开口(417)；以及在所述第一水平开口(417)中沉积沟道材料(418，518)以在所述细长竖直柱列(613，642，742，842，942，1042)的所述侧壁(614)的所述相对侧上形成沟道区域(1025)。5.根据权利要求4所述的方法，其进一步包括在竖直堆叠的存储器胞元(101，1180)的所述阵列中形成与所述水平存取装置(230，330)相关联的电容器胞元之后，选择性地沉积所述沟道材料(418，518)。
6.根据权利要求4到5中任一权利要求所述的方法，其进一步包括形成第一源极/漏极区域(221，321，897
‑
1，997
‑
1，1097
‑
1)，所述第一源极/漏极区域将所述沟道区域(1025)耦接到数位线(107，207，307，1099)，并且形成第二源极/漏极区域(223，323，1097
‑
2)，所述第二源极/漏极区域将所述沟道区域(1025)耦接到用于所述水平定向的存取装置(230，330)中的每个水平定向的存取装置的水平定向的存储节点(227，327)。7.一种用于形成竖直堆叠的存储器胞元(101，1180)的阵列的方法，所述阵列具有水平定向的存取装置(230，330)和竖直定向的存取线(103，203，303)，所述方法包括：沉积介电材料(430，530，630，730，830，930，1030)和半导体材料(432，532，632，732，832)的交替层以形成竖直堆叠(401)；穿过所述竖直堆叠(401)形成多个竖直开口(472，672)，所述多个竖直开口具有第一水平方向(109...

【专利技术属性】
技术研发人员：K，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：