实施方式的半导体存储装置具备：积层体，由第1层与第2层交替地积层而成；及板状部，在积层体的积层方向贯穿积层体，在与积层方向交叉的第1方向延伸。第1层由第1绝缘材料形成。第2层分别具有绝缘区域及在第1方向与绝缘区域连接的导电区域，该绝缘区域由第2绝缘材料形成，以至少占据在第1方向延伸的板状部各自的端部与第1方向上的积层体的端部之间的方式，从积层体的端部向第1方向延伸而配置。绝缘区域与导电区域的交界部沿着第1方向位于比多个板状部的各端部更远离积层体的端部的位置上。板状部的各端部更远离积层体的端部的位置上。板状部的各端部更远离积层体的端部的位置上。
【技术实现步骤摘要】
半导体存储装置
[0001][关联申请][0002]本申请享有2020年8月31日提出申请的日本专利申请号2020
‑
146303的优先权的权益，并且本申请中引用了该日本专利申请的所有内容。
[0003]本专利技术的实施方式涉及一种半导体存储装置。
技术介绍
[0004]例如有如下具有三维结构的半导体存储装置，其具有：积层体，由多个绝缘层与多个导电层交替地逐层积层而成；存储器柱，在积层体的积层方向上贯穿积层体；及多个存储单元，形成在存储器柱上。在此，导电层作为对应的存储单元的字线发挥功能。为了将作为字线的导电层与控制存储单元的控制电路等连接，而在各导电层设置接点。所述接点与导电层连接，该导电层因积层体的端部被加工成台阶形状而呈现为阶面。
[0005]为了降低字线电阻，实现半导体存储装置的高速化动作，现在的趋势是，不仅是积层体的端部，在中央附近也要设置这种台阶形状。在这种趋势之下，如何构成积层体的端部成为人们关注的问题。
技术实现思路
[0006]本专利技术的一个实施方式提供一种半导体存储装置，能够在具有三维结构的半导体存储装置的至少一个端部省去积层体端部的台阶形状。
[0007]根据本专利技术的一个实施方式，提供一种半导体存储装置。该半导体存储装置具备：积层体，由多个第1层与多个第2层交替地逐层积层而成；及多个板状部，在所述积层体的积层方向上贯穿所述积层体，并在与所述积层方向交叉的第1方向上延伸。所述多个第1层由第1绝缘材料形成。所述第2层分别具有第1绝缘区域、以及在所述第1方向上与该第1绝缘区域连接的导电区域，所述第1绝缘区域由第2绝缘材料形成，以至少占据在所述第1方向上延伸的多个板状部各自的第1端部与所述第1方向上的所述积层体的端部之间的方式，从所述积层体的所述第1端部向所述第1方向延伸而配置。所述第1绝缘区域与所述导电区域的交界部沿着所述第1方向位于比所述多个板状部的各第1端部更远离所述积层体的所述第1端部的位置上。
附图说明
[0008]图1是示意性表示第1实施方式的半导体存储装置的一例的俯视图。
[0009]图2是示意性表示图1的半导体存储装置的存储器部的台阶区域的一部分的放大俯视图。
[0010]图3是沿着图2中的A1
‑
A1线的剖视图。
[0011]图4是沿着图2中的A2
‑
A2线的剖视图。
[0012]图5A是示意性表示狭缝终止区域的放大俯视图。
[0013]图5B是沿着图5A的L6
‑
L6线的剖视图。
[0014]图6A至图6E是沿着图5A中的各切断线的剖视图。
[0015]图7A至图7E是用于说明狭缝终止区域的形成方法的俯视图。
[0016]图8A至图8C是表示积层体的剖面的图。
[0017]图9是示意性表示积层体中的氮化硅层的俯视图。
[0018]图10A至图10C是表示比较例1的半导体存储装置的狭缝终止区域的说明图。
[0019]图11是表示比较例1的狭缝终止区域的导电层的俯视图。
[0020]图12A及图12B是示意性表示通过狭缝而被蚀刻的氮化硅层的蚀刻长度与狭缝内的障壁层长度的关系的俯视图。
[0021]图13A至图13C是对比较例2的半导体存储装置的狭缝终止区域进行说明的说明图。
[0022]图14A是示意性表示第1实施方式的半导体存储装置的中央部分的俯视图。
[0023]图14B是示意性表示第1实施方式的半导体存储装置的沿着长边方向延伸的端部的剖视图。
[0024]图15A是示意性表示第2实施方式的半导体存储装置的一例的俯视图。
[0025]图15B是示意性表示第2实施方式的半导体存储装置的端部的局部剖视图。
[0026]图16是第3实施方式的半导体存储装置在长边方向上延伸的端部附近的沿着短边方向的剖视图。
[0027]图17是第3实施方式的变化例1的半导体存储装置在长边方向上延伸的端部附近的沿着短边方向的剖视图。
[0028]图18是第3实施方式的变化例2的半导体存储装置在长边方向上延伸的端部附近的沿着短边方向的剖视图。
[0029]图19是表示第1变化例的半导体存储装置的台阶区域的俯视图。
[0030]图20A是沿着图19的A3
‑
A3线的剖视图。
[0031]图20B是沿着图19的A4
‑
A4线的剖视图。
[0032]图21是示意性表示第2变化例中的狭缝终止区域的剖视图。
具体实施方式
[0033]以下，参照随附的附图来说明实施方式，所述实施方式是例示，并不限定本专利技术。在随附的所有附图中，对相同或对应的部件或零件附加相同或对应的参照符号，并省略重复的说明。此外，附图并非以表示部件或零件之间、或者各层的厚度之间的相对比率为目的，因此具体的厚度及尺寸应由本领域技术人员参照以下非限定的实施方式来确定。
[0034]第1实施方式
[0035]图1是示意性表示第1实施方式的半导体存储装置1的一例的俯视图。如图1所示，半导体存储装置1具有芯片形状的衬底10。在衬底10之上，形成有后述的外围电路部，在外围电路部之上形成有包括积层体SK及积层体SKI的积层体部。积层体SK具有由导电层与绝缘层交替地逐层积层而成的结构，积层体SKI具有互不相同的绝缘层交替地逐层积层而成的结构。如图1所示，半导体存储装置1具有沿着其长边方向(X轴方向)排列的2个积层体SK，
并且2个积层体SK上分别形成有存储器部MEM(也称为存储器面)。此外，半导体存储装置1在2个积层体SK周围具有积层体SKI。即，积层体SKI包围积层体SK，并且具有在Y轴方向上延伸的端部E、及在X轴方向上延伸的端部EF。在本实施方式中，积层体SKI的端部E与半导体存储装置1的端部1Y一致，端部EF与半导体存储装置1的端部1X一致。因此，本实施方式的半导体存储装置1的所有端面均出现积层体SKI。
[0036]在存储器部MEM中，沿着X轴方向依次配置有存储阵列区域MA、台阶区域FSA、存储阵列区域MA。即，台阶区域FSA配置在被夹在2个存储阵列区域MA之间的存储器部MEM的中央。在存储阵列区域MA中，三维地设置有多个存储单元。在台阶区域FSA中，设置有与存储单元的栅极电连接的接点、将外围电路部的外围电路与接点电连接的贯穿接点等。外围电路控制存储单元的动作。外围电路例如可以包含行解码器及感测放大器电路。行解码器特定出包含作为动作对象的存储单元的区域，感测放大器电路对存储单元保存的数据进行感测。另外，台阶区域FSA设置于积层体SK，但如下文所述其局部包含积层体SKI。
[0037]此外，在半导体存储装置1中设置有在图中的X轴方向上延伸的狭缝ST，在Y轴方向上分割存储器部MEM。
[0038]以下，参照图2来说明台阶区域FSA的结构。图2是示意性表示台阶区域FSA的一部分的放大俯视图。但本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体存储装置，具备：积层体，由多个第1层与多个第2层交替地逐层积层而成；及多个板状部，在所述积层体的积层方向贯穿所述积层体，并在与所述积层方向交叉的第1方向延伸；所述多个第1层由第1绝缘材料形成，所述多个第2层分别具有第1绝缘区域及在所述第1方向上与该第1绝缘区域连接的导电区域，所述第1绝缘区域由第2绝缘材料形成，以至少占据在所述第1方向上延伸的多个板状部各自的第1端部与所述第1方向上的所述积层体的第1端部之间的方式，从所述积层体的所述第1端部向所述第1方向延伸而配置，所述第1绝缘区域与所述导电区域的交界部沿着所述第1方向位于比所述多个板状部的各第1端部更远离所述积层体的所述第1端部的位置上。2.根据权利要求1所述的半导体存储装置，其中，所述多个第2层分别还具有第2绝缘区域，该第2绝缘区域由所述第2绝缘材料形成，在夹着所述导电区域而与所述第1绝缘区域相反一侧在所述第1方向上与所述导电区域连接，所述多个板状部各自在所述第1方向上的与所述第1端部为相反侧的第2端部位于比所述导电区域与所述第2绝缘区域的交界部更远离所述积层体的所述第1端部的位置上。3.根据权利要求1所述的半导体存储装置，其中，所述多个第2层的所述第1绝缘区域与所述导电区域的交界部在所述积层方向整齐排列。4.根据权利要求2所述的半导体存储装置，其中，所述多个第2层的所述第2绝缘区域与所述导电区域的交界部在所述积层方向整齐排列。5.根据权利要求1所述的半导体存储装置，其中，所述多个板状部分别包含绝缘性障壁层，该绝缘性障壁层从所述多个板状部的各第1端部沿着所述第1方向以特定长度延伸。6.根据权利要求5所述的半导体存储装置，其中，将所述障壁层沿着所述第1方向延伸的所述特定长度设为BLL，将所述多个板状部中相邻的2个板状部的间隔设为FGW时，BLL＞FGW/2的关系成立。7.根据权利要求1所述的半导体存储装置，其中，所述多个第2层分别还具有由所述第2绝缘材料形成的第3绝缘区域，该第3绝缘区域在与所述积层方向及所述第1方向交叉的第2方向与所述导电区域连接。8.根据权利要求7所述的半导体存储装置，其中，所述多个第2层各自的所述第3绝缘区域在所述第2方向延伸，在所述积层体的与所述第1端部交叉的第2端部露出。9.根据权利要求7所述的半导体存储装置，其中，所述多个第2层的所述第3绝缘区域形成为在所述第2方向降段的台阶形状。10.根据权利要求1所述的...
【专利技术属性】
技术研发人员：一之濑大吾，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。