一种沟槽型功率器件及其制造方法技术

本申请属于半导体技术领域，尤其涉及一种沟槽型功率器件及其制造方法，其中，沟槽型功率器件包括：半导体衬底、外延层、沟道层、第一沟槽结构、第二沟槽结构以及与第二沟槽结构相邻的有源区，第一沟槽结构包括第一沟槽、覆盖第一沟槽内壁的第一绝缘层、位于第一沟槽内的第一多晶材料层，第一多晶材料层包括至少一个P型掺杂层和至少一个N型掺杂层形成至少一个二极管结构，通过将P型掺杂层和N型掺杂层的方向与第一沟槽的开孔方向平行，从而将二极管集成在第一沟槽内与第二沟槽内的器件结构同时形成，不需要增加额外的光刻版或者额外的工艺步骤，降低了功率器件的生产成本。降低了功率器件的生产成本。降低了功率器件的生产成本。

【技术实现步骤摘要】
一种沟槽型功率器件及其制造方法


[0001]本申请属于半导体
，尤其涉及一种沟槽型功率器件及其制造方法。

技术介绍

[0002]随着半导体技术的发展，功率器件在很多场合需要集成二极管。常见的功率器件如超结（Super Junction，SJ）MOSFET、分裂栅极沟槽(Split
‑
Gate
‑
Trench ，SGT)MOSFET等，其漏极和源极包含一个二极管，这可以给器件实现保护。但是功率器件的栅极和源极之间、栅极和漏极之间缺乏这个保护。功率器件的防静电能力主要取决于栅极的电容，栅极电容越大，ESD静电放电（Electro
‑
Static discharge，ESD）保护能力越强，但是随着功率器件的面积越来越小，其栅极电容越来越小，这时要求功率器件集成额外的ESD保护电路，来提高器件的防静电保护的能力。功率器件的ESD保护电路通常是在栅极和源极之间并联一对阳极互相连接的二极管。
[0003]沟槽型功率器件相对于平面型功率器件，沟槽型功率器件的栅极在沟槽里，可以完全消除结型场效应晶体管（Junction Field
‑
Effect Transistor，JFET）效应，提升功率器件的沟道密度。传统技术方案中，沟槽型功率器件集成ESD保护电路的方式如图1所示，以N型沟槽MOSFET为例，其结构包括重掺杂的N型衬底1、N型衬底1上面为N型外延层，通过离子注入形成的P型沟道2、沟槽里面的氧化层3、多晶硅栅极4、氧化层5、淀积的一层本征多晶硅6、通过重掺杂源极注入形成的N型源极区域7，这种结构的沟槽型功率器件的制造过程中，为了形成二极管结构，需额外使用一张光刻板，并且增加了工艺步骤。
[0004]因此，现有技术中至少存在制造集成二极管的沟槽型功率器件的工艺步骤复杂，制造成本高的问题。

技术实现思路

[0005]有鉴于此，本申请实施例提供了一种沟槽型功率器件及其制造方法，旨在解决在制造集成二极管的沟槽型功率器件时工艺步骤复杂，制造成本高的问题。
[0006]本申请实施例的第一方面提供了一种沟槽型功率器件，至少包括：半导体衬底；位于所述半导体衬底上的外延层，其中，所述外延层与所述半导体衬底均掺杂有第一导电类型掺杂离子；位于所述外延层上的沟道层，其中，所述沟道层掺杂有第二导电类型掺杂离子；位于所述沟道层中的第一沟槽结构；所述第一沟槽结构包括第一沟槽、覆盖所述第一沟槽内壁的第一绝缘层、位于所述第一沟槽内的第一多晶材料层；其中，所述第一绝缘层用于隔离所述第一多晶材料层与所述外延层，所述第一多晶材料层包括至少一个P型掺杂层和至少一个N型掺杂层，所述P型掺杂层和所述N型掺杂层的方向与所述第一沟槽的开孔方向平行；位于所述沟道层中的第二沟槽结构；
所述第二沟槽结构包括第二沟槽、覆盖所述第二沟槽内壁的第二绝缘层、位于所述第二沟槽内的第二多晶材料层；其中，所述第二绝缘层用于隔离所述第二多晶材料层与所述外延层，所述第二多晶材料层掺杂有第二导电类型掺杂离子；设于所述沟道层上，且与所述第二沟槽结构相邻的有源区。
[0007]其中一个实施例中，所述第一沟槽的深度大于所述沟道层的厚度，所述第二沟槽的深度大于所述沟道层的厚度。
[0008]其中一个实施例中，所述第一沟槽的宽度与所述第二沟槽的宽度相同。
[0009]其中一个实施例中，所述至少一个P型掺杂层和至少一个N型掺杂层包括多个交替设置的P型掺杂层和N型掺杂层。
[0010]其中一个实施例中，所述多个交替设置的P型掺杂层和N型掺杂层包括：依序设置的第一P型掺杂层、第一N型掺杂层、第二P型掺杂层、第二N型掺杂层以及第三P型掺杂层。
[0011]其中一个实施例中，所述沟槽型功率器件还包括：第一二极管电极；与所述第一P型掺杂层接触的第一接触孔，用于引出所述第一二极管电极；第二二极管电极；与所述第三P型掺杂层接触的第二接触孔，用于引出所述第二二极管电极。
[0012]本申请实施例的第二方面提供了一种沟槽型功率器件的制造方法，包括：在半导衬底上形成外延层；其中，所述外延层与所述半导体衬底均掺杂有第一导电类型掺杂离子；在所述外延层上形成沟道层；其中，所述沟道层掺杂有第二导电类型掺杂离子；在所述沟道层上形成第一沟槽结构和第二沟槽结构；其中，所述第一沟槽结构包括第一沟槽、覆盖所述第一沟槽内壁的第一绝缘层、位于所述第一沟槽内的第一多晶材料层；其中，所述第一绝缘层用于隔离所述第一多晶材料层与所述外延层，所述第一多晶材料层包括至少一个P型掺杂层和至少一个N型掺杂层，所述P型掺杂层和所述N型掺杂层的方向与所述第一沟槽的开孔方向平行，所述第二沟槽结构包括第二沟槽、覆盖所述第二沟槽内壁的第二绝缘层、位于所述第二沟槽内的第二多晶材料层；其中，所述第二绝缘层用于隔离所述第二多晶材料层与所述外延层，所述第二多晶材料层掺杂有第二导电类型掺杂离子；在与所述第二沟槽结构相邻的所述沟道层上形成有源区。
[0013]其中一个实施例中，所述在所述沟道层上形成第一沟槽结构和第二沟槽结构，包括：在所述沟道层上形成所述第一沟槽和所述第二沟槽；在所述第一沟槽和所述第二沟槽内分别形成所述第一绝缘层和所述第二绝缘层；在所述第一沟槽和所述第二沟槽内填充多晶材料，分别在所述第一沟槽内形成第一多晶材料层，在所述第二沟槽内形成第二多晶材料层；采用第一掩膜版在所述第一多晶材料层上定义出N型掺杂区域，在所述有源区上定义出N掺杂区域，并通过注入N型掺杂离子在所述第一多晶材料层上形成依序设置的第一P型掺杂层、第一N型掺杂层、第二P型掺杂层、第二N型掺杂层以及第三P型掺杂层。
[0014]其中一个实施例中，所述在所述第一沟槽和所述第二沟槽内填充多晶材料，包括：在所述第一沟槽和所述第二沟槽内填充本征多晶硅；
在所述本征多晶硅中注入第二导电类型的离子，分别在所述第一沟槽内形成第一多晶材料层，在所述第二沟槽内形成第二多晶材料层。
[0015]其中一个实施例中，所述在与所述第二沟槽结构相邻的所述沟道层上形成有源区的步骤之后，还包括：在所述第一多晶材料层上形成第一接触孔和第二接触孔；其中，所述第一接触孔与所述第一P型掺杂层接触，所述第二接触孔与所述第三P型掺杂层接触。
[0016]如上所述本申请的沟槽型功率器件及其制造方法，具有以下有益效果：通过将二极管设置于沟槽结构内，降低制造复杂度和制造成本，同时功率器件的结构紧凑器件性能优越，解决了在制造集成二极管的沟槽型功率器件时工艺步骤复杂，制造成本高的问题。
附图说明
[0017]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0018]图1为现有技术中沟槽型功率器件集成二极管的结构示意图；图2为本申请一实施例提供的沟槽型功率器件的结构示意图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽型功率器件，其特征在于，至少包括：半导体衬底；位于所述半导体衬底上的外延层，其中，所述外延层与所述半导体衬底均掺杂有第一导电类型掺杂离子；位于所述外延层上的沟道层，其中，所述沟道层掺杂有第二导电类型掺杂离子；位于所述沟道层中的第一沟槽结构；所述第一沟槽结构包括第一沟槽、覆盖所述第一沟槽内壁的第一绝缘层、位于所述第一沟槽内的第一多晶材料层；其中，所述第一绝缘层用于隔离所述第一多晶材料层与所述外延层，所述第一多晶材料层包括至少一个P型掺杂层和至少一个N型掺杂层，所述P型掺杂层和所述N型掺杂层的方向与所述第一沟槽的开孔方向平行；位于所述沟道层中的第二沟槽结构；所述第二沟槽结构包括第二沟槽、覆盖所述第二沟槽内壁的第二绝缘层、位于所述第二沟槽内的第二多晶材料层；其中，所述第二绝缘层用于隔离所述第二多晶材料层与所述外延层，所述第二多晶材料层掺杂有第二导电类型掺杂离子；设于所述沟道层上，且与所述第二沟槽结构相邻的有源区。2.如权利要求1所述的沟槽型功率器件，其特征在于，所述第一沟槽的深度大于所述沟道层的厚度，所述第二沟槽的深度大于所述沟道层的厚度。3.如权利要求1所述的沟槽型功率器件，其特征在于，所述第一沟槽的宽度与所述第二沟槽的宽度相同。4.如权利要求1所述的沟槽型功率器件，其特征在于，所述至少一个P型掺杂层和至少一个N型掺杂层包括多个交替设置的P型掺杂层和N型掺杂层。5.如权利要求4所述的沟槽型功率器件，其特征在于，所述多个交替设置的P型掺杂层和N型掺杂层包括：依序设置的第一P型掺杂层、第一N型掺杂层、第二P型掺杂层、第二N型掺杂层以及第三P型掺杂层。6.如权利要求5所述的沟槽型功率器件，其特征在于，所述沟槽型功率器件还包括：第一二极管电极；与所述第一P型掺杂层接触的第一接触孔，用于引出所述第一二极管电极；第二二极管电极；与所述第三P型掺杂层接触的第二接触孔，用于引出所述第二二极管电极。7.一种沟槽型功率器件的制造方法，包括：在半导衬底上形成外延层；其中，所述外延层与所述半导体衬底均掺杂有第一导电类型掺杂离子；在所述外延层上形...

【专利技术属性】
技术研发人员：曾大杰，
申请(专利权)人：深圳尚阳通科技有限公司，
类型：发明
国别省市：