拟态工业控制器中裁决模块间主备模式确认及切换方法技术

本发明专利技术公开了拟态工业控制器中裁决模块间主备模式确认及切换方法，涉及工业控制领域。该方法可使裁决FPGA在百纳秒级内快速进行主备状态确认和切换，控制逻辑简单，没有大量的数据交互过程，同时保证了主备裁决FPGA模式切换前后状态不丢失，进而保证了拟态工业控制器中的裁决模块在热备切换过程中的数据安全。器中的裁决模块在热备切换过程中的数据安全。器中的裁决模块在热备切换过程中的数据安全。

【技术实现步骤摘要】
拟态工业控制器中裁决模块间主备模式确认及切换方法


[0001]本专利技术涉及工业控制领域，特别涉及拟态工业控制器中裁决模块间主备模式确认及切换方法。

技术介绍

[0002]工业控制系统信息安全是我国全面实施制造强国战略和网络强国战略的重要保障。但随着当前环境下复合式攻击的数量越来越多，传统的被动防御理念已经无法起到全面保护作用，拟态防御技术作为新一代主动防御技术，应用在工业控制器中可大大提高工业系统的安全性。
[0003]经典的拟态控制器架构中，一般包含多个执行体和两个裁决模块，裁决模块内部由裁决FPGA(Field
‑
Programmable Gate Array,现场可编程门阵列)构成，裁决FPGA主要起对数据进行裁决和对上对下的控制作用。正常工作时，两块裁决FPGA中只有一块处于全功能工作状态，而另一块则作为备份并只运行部分功能。这两块裁决FPGA在上电时要进行主备的模式的确认，以及在发生异常时需要进行主备模式切换。传统的主备模式确认和切换的方法是主备模块之间进行大量的数据交换及状态确认，控制逻辑复杂，会存在模式确认失败等情况；模式确认和模式切换时间一般在毫秒级别，而控制器内的控制周期也在毫秒级别，这样在模式切换的过程中可能发生状态丢失，进而会导致工业数据安全无法得到保证。所以如何能够简化拟态工业控制器主备裁决模块之间主备模式确认的控制逻辑和时间，进而保证工业数据安全是个亟待解决的问题。

技术实现思路

[0004]本专利技术的目的在于提供一种拟态工业控制器中裁决模块间主备模式确认及切换方法，以克服现有技术的不足。
[0005]为实现上述目的，本专利技术提供如下技术方案：本申请公开了一种拟态工业控制器中主备裁决模块之间主备模式确认方法，包括如下步骤：S1、拟态工业控制器上电，两块裁决FPGA分别检测各自的输入管脚的信号电平；S2、两块裁决FPGA中，最先上电启动的一块裁决FPGA检测到的输入管脚的信号电平为低电平，该裁决FPGA通过内部逻辑将输出管脚的信号电平拉高，同时该裁决FPGA作为主裁决FPGA并运行内部所有功能；S3、后上电的一块裁决FPGA检测到的输入管脚的信号电平已由低电平变成了高电平，该裁决FPGA将输出管脚的信号电平继续保持低电平，同时该裁决FPGA作为备裁决FPGA并运行内部的部分功能；S4、在正常运行过程中，主裁决FPGA在每个运行周期结束前，定时将同步数据通过高速总线发送给备裁决FPGA，备裁决FPGA在接收到同步数据之后进行校验和解析，并将解析出的信息存储下来；
作为优选，所述S2中裁决FPGA通过内部逻辑将输出管脚的信号电平拉高的时间小于50纳秒。
[0006]作为优选，所述步骤S2中主裁决FPGA并运行内部所有功能包括对输入数据的接收，处理和输出；所述步骤S3中备裁决FPGA运行内部的部分功能包括输入数据的接收和处理。
[0007]作为优选，所述步骤S4中同步数据包含主备状态信息和其他必要的状态信息，用于告知备裁决FPGA当前主裁决FPGA当前周期的状态。
[0008]作为优选，所述步骤S4中备裁决FPGA在接收到同步数据之后进行校验和解析的具体过程如下：备裁决FPGA对同步数据进行校验，如果校验成功则将同步数据解析并保存，如果校验不成功则直接丢弃，并等待接收下一周期的同步数据，如果连续M次接收到的同步数据校验不成功，则备裁决FPGA通过高速总线通知主裁决FPGA链路异常，所述M为大于等于1的自然数。
[0009]本专利技术还公开了一种拟态工业控制器中主备裁决模块之间主备模式切换方法，包括当主裁决FPGA和备裁决FPGA完成主备模式确认并都插在底板上处于正常运行状态时的切换，具体包括如下子步骤：S51、在正常运行过程中，主裁决FPGA在每个运行周期内都根据故障信息对故障等级进行判断并更新；S52、当主裁决FPGA的故障等级达到预设值时，主裁决FPGA将与备裁决FPGA相连的输出管脚的信号电平由高电平设置为低电平，同时通过高速总线将最新的同步数据发送给备裁决FPGA，发送完成之后，主裁决FPGA的模式将由主模式变成备模式，只运行部分逻辑功能；S53、当备裁决FPGA检测到与主裁决FPGA相连的输入管脚的信号电平由高电平变成低电平时，备裁决FPGA将自身的模式由备模式设置成主模式，并根据最新的同步数据运行内部所有逻辑功能，同时将与原主裁决FPGA相连的输出管脚的信号电平由低电平设置成高电平；S54、在完成主备切换后的正常运行过程中，主裁决FPGA在每个运行周期结束前，定时将同步数据通过高速总线发送给备裁决FPGA，备裁决FPGA在接收到同步数据之后进行校验和解析，并将解析出的信息存储下来；作为优选，还包括当主裁决FPGA和备裁决FPGA完成主备模式确认后，主裁决FPGA被从底板上拔出，而备裁决FPGA还插在底板上并正常运行时的切换，包括如下子步骤：S61、当主裁决FPGA被从底板上拔出时，主裁决FPGA与备裁决FPGA相连的输出管脚的信号电平由高电平变成低电平；S62、当备裁决FPGA检测到与主裁决FPGA相连的输入管脚的信号电平由高电平变成低电平时，备裁决FPGA将自身的模式由备模式设置成主模式，并根据最新的同步数据运行内部所有逻辑功能，同时将与原主裁决FPGA相连的输出管脚的信号电平由低电平设置成高电平；S63、当有新的裁决FPGA重新插回底板时，其检测到与正在运行的主裁决FPGA相连的输入管脚的电平为高，新插回的裁决FPGA将自身的模式设置成备模式，主裁决FPGA在每个运行周期结束前，定时将同步数据通过高速总线发送给备裁决FPGA，备裁决FPGA在接收
到同步数据之后进行校验和解析，并将解析出的信息存储下来；作为优选，所述步骤S51中的故障等级分为一般故障和紧急故障；所述S52中的预设值为紧急故障。
[0010]本专利技术还公开了一种拟态工业控制器中主备裁决模块，包括第一独立裁决模块和第二独立裁决模块和底板，所述第一独立裁决模块和第二裁决模块的内部分别设有一块裁决FPGA，所述第一独立裁决模块和第二裁决模块均通过接插件插在同一块底板上，所述接插件之间通过高速总线以及交叉管脚信号互联，所述第一独立裁决模块的输出管脚与第二独立裁决模块的输入管脚相连接， 所述第一独立裁决模块的输入管脚与第二独立裁决模块的输出管脚相连接。
[0011]本专利技术的有益效果：本专利技术的有益效果：本专利技术的目的是提供一种拟态工业控制器中裁决模块间主备模式确认及切换方法，该方法可使裁决FPGA在百纳秒级内快速进行主备状态确认和切换，控制逻辑简单，没有大量的数据交互过程，同时保证了主备裁决FPGA模式切换前后状态不丢失，进而保证了拟态工业控制器中的裁决模块在热备切换过程中的数据安全。
[0012]本专利技术的特征及优点将通过实施例结合附图进行详细说明。
附图说明
[0013]图1是本专利技术中拟态工业控制器中主备裁决模块结构示意图；图2是本专利技术中主裁决FPGA在进行状态确认和切换的控制流程图；图3是本专利技术中备裁决FPGA在进行状态确认和切换的控制本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.拟态工业控制器中裁决模块间主备模式确认方法，其特征在于，包括如下步骤：S1、拟态工业控制器上电，拟态工业控制器中裁决模块上的两块裁决FPGA分别检测各自的输入管脚的信号电平；S2、两块裁决FPGA中，最先上电启动的一块裁决FPGA检测到的输入管脚的信号电平为低电平，该裁决FPGA通过内部逻辑将输出管脚的信号电平拉高，同时该裁决FPGA作为主裁决FPGA并运行内部所有功能；S3、后上电的一块裁决FPGA检测到的输入管脚的信号电平已由低电平变成了高电平，该裁决FPGA将输出管脚的信号电平继续保持低电平，同时该裁决FPGA作为备裁决FPGA并运行内部的部分功能；S4、在正常运行过程中，主裁决FPGA在每个运行周期结束前，定时将同步数据通过高速总线发送给备裁决FPGA，备裁决FPGA在接收到同步数据之后进行校验和解析，并将解析出的信息存储下来。2.如权利要求1所述的拟态工业控制器中裁决模块间主备模式确认方法，其特征在于，所述S2中裁决FPGA通过内部逻辑将输出管脚的信号电平拉高的时间小于50纳秒。3.如权利要求1所述的拟态工业控制器中裁决模块间主备模式确认方法，其特征在于：所述步骤S2中主裁决FPGA并运行内部所有功能包括对输入数据的接收，处理和输出；所述步骤S3中备裁决FPGA运行内部的部分功能包括输入数据的接收和处理。4.如权利要求1所述的拟态工业控制器中裁决模块间主备模式确认方法，其特征在于：所述步骤S4中同步数据包含主备状态信息和其他必要的状态信息，用于告知备裁决FPGA当前主裁决FPGA当前周期的状态。5.如权利要求1所述的拟态工业控制器中裁决模块间主备模式确认方法，其特征在于：所述步骤S4中备裁决FPGA在接收到同步数据之后进行校验和解析的具体过程如下：备裁决FPGA对同步数据进行校验，如果校验成功则将同步数据解析并保存，如果校验不成功则直接丢弃，并等待接收下一周期的同步数据，如果连续M次接收到的同步数据校验不成功，则备裁决FPGA通过高速总线通知主裁决FPGA链路异常，所述M为大于等于1的自然数。6.拟态工业控制器中裁决模块间主备模式切换方法，其特征在于，包括当主裁决FPGA和备裁决FPGA完成主备模式确认并都插在底板上处于正常运行状态时的切换，具体包括如下子步骤：S51、在正常运行过程中，主裁决FPGA在每个运行周期内都根据故障信息对故障等级进行判断并更新；S52、当主裁决FPGA的故障等级达到预设值时，主裁决FPGA将与备裁决FPGA相连的输出管脚的信号电平由高电平设置为低电平，同时通过高速...

【专利技术属性】
技术研发人员：刘星宇，吕炜，杨汶佼，张兴明，
申请(专利权)人：之江实验室，
类型：发明
国别省市：