一种用于离散型Sigma-Delta调制器的防过载无源加法器制造技术

本发明专利技术提出了一种用于离散型Sigma

【技术实现步骤摘要】
一种用于离散型Sigma
‑
Delta调制器的防过载无源加法器


[0001]本专利技术是一种用于离散型Sigma
‑
Delta调制器的防过载无源加法器，属于模拟集成电路
，主要应用于离散型前馈Sigma
‑
Delta模数转换器。

技术介绍

[0002]Sigma
‑
Delta ADC作为一种高精度模数转换器被广泛应用在现代通信、医疗、便携式电子系统中。随着集成电路制造工艺向着深亚微米方向不断演进，电源电压降低以及应用系统，尤其是生物医学系统对功率消耗的要求越来越高，高精度Sigma
‑
Delta ADC的设计面临着越来越复杂的挑战，成为近年来学术界和工业界所关注的非常活跃的领域之一。Sigma
‑
Delta ADC是现代语音频带和高分辨率精密测量领域应用最广泛的转换器。它利用过采样和噪声整形技术，用速度换取精度，以较低的模拟电路复杂度达到了更高的精度。因此，如何在实现高精度转换的同时降低系统的功耗成为当下主流的研究热点。
[0003]当前Sigma
‑
Delta调制器主要由两大基本结构,反馈结构与前馈结构组成。其中，前馈结构更利于实现低功耗。虽然反馈结构可以获得较好的信号传输函数，但它需要较大的积分器电压幅度范围，这就要求每级积分器中的跨导运放实现高压摆率与大摆幅，增大了功耗；而前馈结构大大降低了积分器的电压幅度范围，从而降低了每级积分器中跨导运放的设计要求。因此，低功耗Sigma
‑
Delta调制器多采用前馈型系统，而前馈型系统一般都会用到加法器。
[0004]然而Sigma
‑
Delta调制器的问题之一是整体电路的稳定性。调制器通常需要多级积分器进行级联，在输入信号幅度较大时，调制器很容易进入过载状态，即各级积分器的输出超过其输出摆幅，甚至一端电压高到电源电压，一端电压低到地电位，此时调制器输出信号的信噪比大幅度下降，发生严重失真现象。
[0005]因此，对于Sigma
‑
Delta调制器而言，在设计时要考虑整体系统稳定性的问题，调整好每级积分器的系数，同时在输入信号摆幅较大的情况下，仍要保证整个调制器处在稳定状态，避免过载现象发生。

技术实现思路

[0006]本专利技术的目的是克服已有技术不足之处，提出一种用于离散型Sigma
‑
Delta调制器的防过载无源加法器，通过简单的电路改进，实现多路信号求和功能，同时通过控制调制器中积分器的采样电容值，解决了调制器在大输入信号幅度下的过载问题，可以广泛应用于离散型前馈Sigma
‑
Delta调制器中。
[0007]实现本专利技术目的技术方案是：
[0008]一种用于离散型Sigma
‑
Delta调制器的的防过载无源加法器，包括非交叠时钟发生源，用于产生两相不交叠时钟；开关电容电路，用于实现多路信号求和功能；电压比较器和或门，用于根据加法器的输出电压和参考电压Vref的值产生控制积分器采样电容值的极性信号。
[0009]其中，第一开关SW1一端接第一输入端口Vip1，另一端接第一电容Ca1的左端；第二开关SW2一端接第二输入端口Vip2，另一端接第二电容Ca2的左端；第三开关SW3一端接第三输入端口Vin2，另一端接第三电容Ca3的左侧；第四开关SW4一端接第四输入端口Vin1，另一端接第四电容Ca4的左侧。
[0010]第五开关SW5一端接参考电压Vcm，另一端接第一电容Ca1的左端；第六开关SW6一端接参考电压Vcm，另一端接第二电容Ca2的左端；第七开关SW7一端接参考电压Vcm，另一端接第三电容Ca3的左端，第八开关SW8一端接参考电压Vcm，另一端接第四电容Ca4的左端；第九开关SW9一端接参考电压Vcm，另一端接第二电容Ca2的右端；第十开关SW10一端接参考电压Vcm，另一端接第三电容Ca3的左端。
[0011]第一比较器Com1正端输入接加法器第一输出端口Vop，负端输入接参考电压Vref；第二比较器Com2正端输入接加法器第二输出端口Von，负端输入接参考电压Vref；第一比较器Com1，第二比较器Com2的输出接或门OR输入端，或门的输出为加法器的第三输出端口Vc。
[0012]一种用于离散型Sigma
‑
Delta调制器的防过载无源加法器，该电路的工作步骤简述如下。
[0013]步骤一：在CK2的高相位中，开关SW5、SW6、SW7、SW8、SW9、SW10闭合，开关SW1、SW2、SW3、SW4断开，电容Ca1、Ca2、Ca3、Ca4上的电荷被清零，在CK1的高相位中，开关SW1、SW2、SW3、SW4闭合，开关SW5、SW6、SW7、SW8、SW9、SW10断开，根据输入信号Vip1、Vip2、Vin1、Vin2以及电容Ca1、Ca2、Ca3、Ca4的值，得到开关电容电路的多路信号求和电压Vop，Von。
[0014]步骤二：步骤一中，多路信号求和电压Vop，Von和参考电压Vref分别接到比较器Com1和Com2的正端和负端。比较将判断求和电压和参考电压之差的极性，两个比较器的输出信号最后通过或门OR输出相应的逻辑电平Vc，最后用信号Vc控制积分器的采样电容值来避免调制器工作在过载状态。
附图说明
[0015]图1为用于本专利技术的非交叠时钟产生子模块示意图。
[0016]图2为本专利技术提出的防过载无源加法器电路结构图。
[0017]图3为本专利技术提出的防过载无源加法器用于一种调制器的示例电路结构图。
具体实施方式
[0018]为了使本专利技术的目的和技术优点更加清楚明白，以下结合附图及示例对本专利技术进行进一步的详细说明。以下示例用于说明本专利技术，但不是限制本专利技术的应用范围。
[0019]如图2所示为本专利技术的电路结构图，一种用于离散型Sigma
‑
Delta调制器的的防过载无源加法器，包括非交叠时钟发生源，用于产生两相不交叠时钟；开关电容电路，用于实现多路信号求和功能；电压比较器和或门，用于根据加法器的输出电压和参考电压Vref的值产生控制加法器中开关和积分器电容值的极性信号。
[0020]其中，第一开关SW1一端接第一输入端口Vip1，另一端接第一电容Ca1的左端；第二开关SW2一端接第二输入端口Vip2，另一端接第二电容Ca2的左端；第三开关SW3一端接第三输入端口Vin2，另一端接第三电容Ca3的左侧；第四开关SW4一端接第四输入端口Vin1，另一端接第四电容Ca4的左侧。
[0021]第五开关SW5一端接参考电压Vcm，另一端接第一电容Ca1的左端；第六开关SW6一端接参考电压Vcm，另一端接第二电容Ca2的左端；第七开关SW7一端接参考电压Vcm，另一端接第三电容Ca3的左端，第八开关SW8一端接参考电压Vcm，另一端接第四电容Ca4的左端；第九开本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于离散型Sigma
‑
Delta调制器的的防过载无源加法器，其特征在于，包括：非交叠时钟发生源，用于产生两相不交叠时钟(Ck1)和(Ck2)；开关电容电路，用于根据第一输入端口(Vip1)、第二输入端口(Vip2)、第三输入端口(Vin2)、第四输入端口(Vin1)的电压值，以及第一电容(Ca1)、第二电容(Ca2)、第三电容(Ca3)、第四电容(Ca4)的电容值，产生相应的输出电压(Vop)和(Von)；电压比较器和或门，用于根据加法器的输出电压和参考电压(Vref)的值产生控制积分器电容值的极性信号；开关电容电路中，第一开关(SW1)一端接第一输入端口(Vip1)，另一端接第一电容(Ca1)的左端；第二开关(SW2)一端接第二输入端口(Vip2)，另一端接第二电容(Ca2)的左端；第三开关(SW3)一端接第三输入端口(Vin2)，另一端接第三电容(Ca3)的左侧；第四开关(SW4)一端接第四输入端口(Vin1)，另一端接第四电容(Ca4)的左侧；第五开关(SW5)一端接参考电压(Vcm)，另一端接第一电容(Ca1)的左端；第六开关(SW6)一端接参考电压(Vcm)，另一端接第二电容(Ca2)的左端；第七开关(SW7)一端接参考电压(Vcm)，另一端接第三电容(Ca3)的左端，第八开关(SW8)一端接参考电压(Vcm)，另一端接第四电容(Ca4)的左端；第九开关(SW9)一端接参考电压(Vcm)，另一端接第一电容(Ca1)和第二电容(Ca2)的右端；第十开关(SW10)一端接参考电压(Vcm)，另一端接第三电容(Ca3)和第四电容(Ca4)的右端；第一比较器(Com1)正端输入接加法器第一输出端口(Vop)，负端输入接参考电压(Vref...

【专利技术属性】
技术研发人员：万培元，沈之淇，陈志杰，金伯雍，包宇成，李东宇，王川恺，
申请(专利权)人：北京工业大学，
类型：发明
国别省市：