芯片测试方法及系统技术方案

本申请涉及芯片测试方法及系统。提供了一种芯片测试系统，所述芯片测试系统包括测试器和待测芯片，其中，所述待测芯片包括：VDD管脚，所述待测芯片通过所述VDD管脚从所述测试器接收供电信号并且基于所接收的供电信号生成所述待测芯片的内部复位信号以将所述待测芯片复位；SWD管脚，所述待测芯片在测试模式下通过所述SWD管脚与所述测试器进行单线通信；以及单线OWM模块，被配置为在所述待测芯片复位之后的预定时间内监控所述SWD管脚以确定所述待测芯片是否进入所述测试模式，并且响应于所述待测芯片进入所述测试模式，使用基于所述SWD管脚与所述测试器之间的单线通信从所述测试器接收到的编程比特数据对所述trim比特位进行编程。行编程。行编程。

【技术实现步骤摘要】
芯片测试方法及系统


[0001]本申请涉及集成电路领域，更具体地，涉及一种芯片测试方法及系统。

技术介绍

[0002]一款芯片通常需要在设计时放置一些trim比特位(trim bits)，这些trim比特位的用途，一方面是在芯片ATE测试时对模拟电路进行校准，如Bandgap/Vref/ROSC的校准；另一方面是为了提供一些定制化的选项，对内部的功能进行设置，实现一定的灵活性。传统的trim方式是使用若干电性测点(Probe PAD)来对芯片中的一次性可编程(OTP)存储器进行编程以实现逻辑0或者1的选择。Probe PAD会增加芯片的面积，从而导致芯片成本增加。

技术实现思路

[0003]为了解决克服上述问题，本申请提出了一种单线测试机制，其通过对芯片管脚进行功能复用，无需增加额外的Probe PAD即可实现对芯片内部trim比特位的编程。
[0004]具体地，根据本申请的一个实施例，提供一种芯片测试系统，所述芯片测试系统包括测试器和待测芯片，其中，所述待测芯片包括：VDD管脚，所述待测芯片通过所述VDD管脚从所述测试器接收供电信号并且基于所接收的供电信号生成所述待测芯片的内部复位信号以将所述待测芯片复位；SWD管脚，所述待测芯片在测试模式下通过所述SWD管脚与所述测试器进行单线通信；以及单线OWM模块，被配置为在所述待测芯片复位之后的预定时间内监控所述SWD管脚以确定所述待测芯片是否进入所述测试模式，并且响应于所述待测芯片进入所述测试模式，使用基于所述SWD管脚与所述测试器之间的单线通信从所述测试器接收到的编程比特数据对所述trim比特位进行编程。
[0005]根据本申请的另一实施例，提供一种芯片测试方法，包括以下步骤：通过待测芯片中的VDD管脚从测试器接收供电信号并且基于所接收的供电信号生成所述待测芯片的内部复位信号以将所述待测芯片复位；通过所述待测芯片中的单线OWM模块在所述待测芯片复位之后的预定时间内监控所述待测芯片的SWD管脚以确定所述待测芯片是否进入测试模式，以及响应于所述待测芯片进入所述测试模式，使用基于所述SWD管脚与所述测试器之间的单线通信从所述测试器接收到的编程比特数据对所述trim比特位进行编程。
[0006]根据本申请的又一实施例，提供一种计算机可读存储介质，其上存储有程序指令，当所述程序指令被处理器执行时，使得所述处理器执行以下方法：通过待测芯片中的VDD管脚从测试器接收供电信号并且基于所接收的供电信号生成所述待测芯片的内部复位信号以将所述待测芯片复位；通过所述待测芯片中的单线OWM模块在所述待测芯片复位之后的预定时间内监控所述待测芯片的SWD管脚以确定所述待测芯片是否进入测试模式，以及响应于所述待测芯片进入所述测试模式，使用基于所述SWD管脚与所述测试器之间的单线通信从所述测试器接收到的编程比特数据对所述trim比特位进行编程。
[0007]取决于实施例，可以实现一个或多个效果。参考下面的详细描述和附图，将完全理解本申请的这些优点、各种附加目的、特征、以及好处。
附图说明
[0008]图1是示出了根据本申请的单线测试系统的示意图；
[0009]图2示出根据本申请的待测芯片的各功能模块；
[0010]图3是示出了根据本申请的侦测芯片是否进入测试模式的流程图；
[0011]图4是示出了根据本申请的侦测芯片是否进入测试模式的时序图；
[0012]图5示出了根据本申请的比特数据的比特周期的示例；
[0013]图6示出了根据本申请的表示比特数据为1的信号波形的示例；
[0014]图7示出了根据本申请的表示比特数据为0的信号波形的示例；
[0015]图8示出了测试器发出的测试开始信号的波形的示例；
[0016]图9示出了测试器发出的测试停止信号的波形的示例；
[0017]图10示出了用于本申请的测试方法的数据传输格式的示例；以及
[0018]图11是示出了根据本申请的测试方法的流程图。
具体实施方式
[0019]下面将详细描述本申请各个方面的特征和示例性实施例。下面的描述涵盖了许多具体细节，以便提供对本申请的全面理解。但是，对于本领域技术人员来说显而易见的是，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的技术方案的更清楚的理解。本申请绝不限于下面所提出的任何具体配置，而是在不脱离本申请的精神的前提下覆盖了相关特征、结构、操作等的任何修改、替换和改进。
[0020]图1是示出了根据本申请的单线测试系统的示意图。如图1所示，图中SWD是待测芯片的测试复用管脚，在测试时用于与测试器进行单线通信；VDD是待测芯片的电源管脚，在测试时通过其由测试器供电给待测芯片。
[0021]图2示出根据本申请的待测芯片功能模块。如图2所示，该芯片包含诸如Bandgap/LDO/VREF/ROSC的基本的模拟电路，这些模拟电路都带有校准比特位，通过trim比特位进行校准。芯片中的上电复位(POR)模块产生芯片的内部复位信号reset；ROSC是RC振荡器，产生芯片的内部工作时钟信号clk。Trim比特位模块是存放配置参数的一次性可编程存储器，即，OTP。普通功能(Normal Function)模块负责运行待测芯片的主功能逻辑；单线模块(One
‑
Wire
‑
Module，OWM)用于在测试模式下对待测芯片内部的trim比特位进行编程。该芯片可工作于普通模式(Normal Mode)和测试模式(Test Mode)两种状态。在普通模式下，SWD是普通功能管脚，其功能根据芯片实际需求进行定义；在测试模式下，SWD被复用为测试管脚。
[0022]图3示出了侦测芯片是否进入测试模式的流程并且图4示出了侦测芯片是否进入测试模式的时序图。如图3所示，在芯片上电后，内部POR模块释放复位信号以将待测芯片复位；OWM模块在待测芯片复位之后的T
wait
时间内监控SWD管脚以确定待测芯片是否进入测试模式。具体地，如果OWM模块监测到SWD管脚出现预定的模式(pattern)，则待测芯片进入测试模式，从而开启单线通信功能以便与测试器进行通信，否则，待测芯片在T
wait
时间之后进入正常运行模式。根据本申请的一个实施例，T
wait
值例如可以被设置为4ms
‑
200ms。
[0023]测试器控制待测芯片的上电时序，在上电T
wait
期间持续发送测试进入模式(其可
以为一组特殊波形)，以确保待测芯片能够进入测试模式，如图4所示。
[0024]以下将参照图5
‑
10详细描述根据本申请的测试方法。
[0025]当芯片上电复位后，OWM模块在侦测到SWD管脚出现预定的模式(即，测试进入模式)之后启动SWD的单线通信功能。此处需要注意的是，由于待测芯片内部的R本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片测试系统，所述芯片测试系统包括测试器和待测芯片，其中，所述待测芯片包括：VDD管脚，所述待测芯片通过所述VDD管脚从所述测试器接收供电信号并且基于所接收的供电信号生成所述待测芯片的内部复位信号以将所述待测芯片复位；SWD管脚，所述待测芯片在测试模式下通过所述SWD管脚与所述测试器进行单线通信；以及单线OWM模块，被配置为在所述待测芯片复位之后的预定时间内监控所述SWD管脚以确定所述待测芯片是否进入所述测试模式，并且响应于所述待测芯片进入所述测试模式，使用基于所述SWD管脚与所述测试器之间的单线通信从所述测试器接收到的编程比特数据对所述trim比特位进行编程。2.如权利要求2所述的测试系统，其中，所述OWM模块被配置为当在所述待测芯片复位之后的预定时间内监控到所述SWD管脚上出现预定的测试进入模式时，确定所述待测芯片进入所述测试模式。3.如权利要求2所述的测试系统，其中，所述OWM模块被配置为基于在预定的比特周期内对从所述测试器接收的编程比特数据的连续两个上升沿之间的高低电平宽度进行计数来判定所述编程比特数据为“1”还是“0”。4.如权利要求3所述的测试系统，其中，如果在所述预定的比特周期内从所述测试器接收的编程比特数据的连续两个上升沿之间的高电平宽度的计数值大于低电平宽度的计数值，则确定所述编程比特数据为“1”，反之，确定所述编程比特数据为“0”。5.如权利要求1所述的测试系统，其中，所述测试器通过将所述SWD管脚设置为低电平并持续第一预定数量的所述比特周期来向所述待测芯片发送测试开始信号，所述待测芯片对所述SWD的低电平宽度进行计数，并且在所述SWD的低电平宽度的计数值大于一预定阈值时，开始准备从所述测试器接收编程比特数据。6.如权利要求1所述的测试系统，其中，所述测试器通过将所述SWD管脚设置为高电平并持续第二预定数量的所述比特周期来向所述待测芯片发送测试停止信号，所述待测芯片对所述SWD的高电平宽度进行计数，并且在所述SWD的高电平宽度的计数值大于一预定阈值时复位其通信逻辑。7.如权利要求1所述的测试系统，其中，其中，所述测试器使用具有预定的数据传输格式的数据帧向所述待测芯片发送编程比特数据，所述具有预定的数据传输格式的数据帧包括帧头数据、地址数据和校验数据。8.如权利要求7所述的测试系统，其中，所述OWM模块被配置为检查从所述测试器接收的所述数据帧的所述帧头数据是否为预定的帧头数据，如果不是，则忽略此数据帧。9.如权利要求7所述的测试系统，其中，所述OWM模块被配置为检查从所述测试器接收的所述数据帧的所述地址数据与所述校验数据是否满足预定的关系，如果不是，则忽略此数据帧。10.一种芯片测试方法，包...

【专利技术属性】
技术研发人员：张华栋，
申请(专利权)人：广州昂宝电子有限公司，
类型：发明
国别省市：