一种W波段的高增益低噪声放大器电路制造技术

本发明专利技术公开了一种W波段的高增益低噪声放大器电路，包括级联的三级放大电路，均采用共射共基放大结构，包括输入匹配网络、输入调谐电感、共射极晶体管、互联电感、共基极晶体管、偏置去耦电容和输出匹配网络；输入匹配网络的输入端连接输入信号，输出端与共射极晶体管的基极之间串接输入调谐电感；共射极晶体管的集电极和共基极晶体管的发射极之间串接互联电感；共基极晶体管的基极连接偏置去耦电容的一端和VDD，偏置去耦电容的另一端接地；共基极晶体管的集电极连接输出匹配网络，输出匹配网络同时连接VDD；第二级和第三级放大电路的共射极晶体管的发射极直接接地，第一级通过射极反馈电感接地。本发明专利技术能实现W波段的高增益和低噪声系数。噪声系数。噪声系数。

【技术实现步骤摘要】
一种W波段的高增益低噪声放大器电路


[0001]本专利技术属于微波集成电路领域，具体涉及一种W波段的高增益低噪声放大器电路。

技术介绍

[0002]随着无线通信技术的飞速发展，为了解决频带拥挤问题、追求高传输速率，无线通信频率已朝着更高频率的毫米波方向发展。而位于75GHz
‑
110GHz的W波段中的一个“大气窗口”94GHz，由于其大气衰减的特性，已经成为学术界、工业界研究的热点，涉及的应用领域已经覆盖卫星通信、雷达、空间探测、遥感以及成像等领域。
[0003]低噪声放大器作为无线通信系统中接收机前端的第一个有源模块，通常与天线直接相连。由于长距离传输，以及信号传输所在的外部环境较为复杂，使得天线接收到的信号不仅微弱而且干扰严重。低噪声放大器是为了放大从天线接收到的微弱的射频信号，并尽可能减小输入噪声对信号的干扰，使接收端尽可能保持较高的信噪比(SNR)，其性能的好坏直接影响到最终接收信号的完整度，对于无线接收机系统的影响至关重要。
[0004]因此，如何设计出具有低噪声系数、高增益的低噪声放大器，是无线通信领域内值得研究的关键问题。

技术实现思路

[0005]为了解决现有技术中存在的上述问题，本专利技术提供了一种W波段的高增益低噪声放大器电路。本专利技术要解决的技术问题通过以下技术方案实现：
[0006]一种W波段的高增益低噪声放大器电路，包括：级联的三级放大电路，其中，
[0007]每一级放大电路均采用共射共基放大结构，包括：输入匹配网络、输入调谐电感、共射极晶体管、互联电感、共基极晶体管、偏置去耦电容和输出匹配网络；其中，所述输入匹配网络的输入端连接输入信号，输出端与所述共射极晶体管的基极之间串接所述输入调谐电感；所述共射极晶体管的集电极和所述共基极晶体管的发射极之间串接所述互联电感；所述共基极晶体管的基极连接所述偏置去耦电容的一端和电源电压VDD，所述偏置去耦电容的另一端接地；所述共基极晶体管的集电极连接所述输出匹配网络，所述输出匹配网络同时连接所述电源电压VDD；每一级放大电路的输出匹配网络的输出端输出信号；第二级放大电路和第三级放大电路的共射极晶体管的发射极直接接地；第一级放大电路的共射极晶体管的发射极通过射极反馈电感接地。
[0008]在本专利技术的一个实施例中，所述输入匹配网络和所述输出匹配网络均采用L型匹配网络。
[0009]在本专利技术的一个实施例中，所述输入匹配网络，包括：
[0010]输入匹配电容和输入匹配电感；所述输入匹配电容的一端连接输入信号，所述输入匹配电容的另一端连接所述输入匹配电感的一端，所述输入匹配电感的另一端连接偏置电压Vbias。
[0011]在本专利技术的一个实施例中，所述输出匹配网络，包括：
[0012]输出匹配电感和输出匹配电容；所述输出匹配电感的一端连接所述电源电压VDD，所述输出匹配电感的另一端连接所述输出匹配电容的一端和所述共基极晶体管的集电极，所述输出匹配电容的另一端作为所述输出匹配网络的输出端。
[0013]在本专利技术的一个实施例中，所述第一级放大电路的输出匹配电容与所述第二级放大电路的输入匹配电容共用，所述第二级放大电路的输出匹配电容与所述第三级放大电路的输入匹配电容共用。
[0014]在本专利技术的一个实施例中，各输入匹配电感、各输出匹配电感和所述射极反馈电感均采用微带线和共面波导构成的组合结构。
[0015]在本专利技术的一个实施例中，所述组合结构中，信号线位于顶层金属中间，在所述信号线两侧平行间隔设置有一顶层接地平面，所述顶层接地平面与所述信号线形成共面波导结构；底层金属作为底层接地平面，与所述信号线形成微带线结构；所述顶层接地平面和所述底层接地平面通过通孔连接。
[0016]在本专利技术的一个实施例中，所述W波段的高增益低噪声放大器电路的制备工艺包括：
[0017]130nm SiGe BiCMOS工艺。
[0018]在本专利技术的一个实施例中，所述W波段的高增益低噪声放大器电路的工作频段包括：
[0019]92GHz～96GHz。
[0020]在本专利技术的一个实施例中，在所述工作频段内，所述W波段的高增益低噪声放大器电路的最佳测试结果包括：
[0021]S11＝
‑
17dB；S22＝
‑
10dB；S21＝28dB；NF＝5.2。
[0022]本专利技术实施例所提供的方案中，采用三级放大电路级联的结构，能够保证低噪声放大器在W波段的信号衰减下仍然具有较高增益。采用输入调谐电感，能够对共射极晶体管中PN结的寄生电容进行调谐，实现良好的输入匹配，提升电路的线性度。在第一级放大电路中采用射极反馈电感能够减小噪声并进一步提升电路的线性度。采用互联电感能够消除单级电路中两个晶体管之间的寄生电容，抑制共基极晶体管的噪声。采用偏置去耦电容，能够对共基极晶体管的基极与VDD提供的直流偏置之间的寄生电感进行耦合。
[0023]进一步的，本专利技术实施例的输入输出匹配网络均采用L型匹配网络，能够在保证窄带带宽的同时，减小不必要的无源器件对电路噪声、损耗的影响。
[0024]此外，本专利技术实施例的射频通路的电容还具有隔直流的作用，连接电源的电感同时作为高频扼流圈。
[0025]以及，本专利技术实施例用于输入输出匹配以及射极反馈的电感均采用微带线和共面波导构成的组合结构。微带线能够有效阻止电场进入衬底引起损耗，共面波导能够使信号电场集中在信号线和接地平面之间，有效阻止信号电场和旁路无源电路的耦合，能够进一步减小衬底的损耗。
[0026]以下将结合附图及实施例对本专利技术做进一步详细说明。
附图说明
[0027]图1是一种传统的低噪声放大器电路的结构示意图；
[0028]图2是本专利技术实施例提供的一种W波段的高增益低噪声放大器电路的结构示意图；
[0029]图3(a)和图3(b)分别是本专利技术实施例提供的L型的输入匹配网络和输出匹配网络的电路结构图；
[0030]图4为本专利技术实施例提供的微带线和共面波导构成的组合结构的剖面结构图；
[0031]图5是本专利技术实施例提供的W波段的高增益低噪声放大器电路的一种具体结构示意图；
[0032]图6是本专利技术实施例针对图5的W波段的高增益低噪声放大器电路的仿真结果图。
具体实施方式
[0033]下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。
[0034]一种传统的低噪声放大器电路的结构请参见图1所示，其采用多级放大结构，工作频段为92GHz～96GHz，但是在其工作频段内，该低噪声放大器电路的增益和噪声系数无法满足现阶段的实际应用需求。因此，为了改善W波段的低噪声放大器电路的性能，本专利技术实施例提出了一种W波段的高增益低噪声放大器电路，请参见图2所示，该W波段的高增益低噪声放大器电路包括级联的三级放大电路，其中，
[0035]每一级放大电路均采用共射共基放大结构，包括：输入匹本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种W波段的高增益低噪声放大器电路，其特征在于，包括：级联的三级放大电路，其中，每一级放大电路均采用共射共基放大结构，包括：输入匹配网络、输入调谐电感、共射极晶体管、互联电感、共基极晶体管、偏置去耦电容和输出匹配网络；其中，所述输入匹配网络的输入端连接输入信号，输出端与所述共射极晶体管的基极之间串接所述输入调谐电感；所述共射极晶体管的集电极和所述共基极晶体管的发射极之间串接所述互联电感；所述共基极晶体管的基极连接所述偏置去耦电容的一端和电源电压VDD，所述偏置去耦电容的另一端接地；所述共基极晶体管的集电极连接所述输出匹配网络，所述输出匹配网络同时连接所述电源电压VDD；每一级放大电路的输出匹配网络的输出端输出信号；第二级放大电路和第三级放大电路的共射极晶体管的发射极直接接地；第一级放大电路的共射极晶体管的发射极通过射极反馈电感接地。2.根据权利要求1所述的W波段的高增益低噪声放大器电路，其特征在于，所述输入匹配网络和所述输出匹配网络均采用L型匹配网络。3.根据权利要求2所述的W波段的高增益低噪声放大器电路，其特征在于，所述输入匹配网络，包括：输入匹配电容和输入匹配电感；所述输入匹配电容的一端连接输入信号，所述输入匹配电容的另一端连接所述输入匹配电感的一端，所述输入匹配电感的另一端连接偏置电压Vbias。4.根据权利要求3所述的W波段的高增益低噪声放大器电路，其特征在于，所述输出匹配网络，包括：输出匹配电感和输出匹配电容；所述输出匹配电感的一端连接所述电源电压VDD，所述输出匹配电感的另一端连接所述输出匹配电容的一端和所...

【专利技术属性】
技术研发人员：卢启军，陈野，张涛，刘晓贤，尹湘坤，朱樟明，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：