集成电路装置制造方法及图纸

一种集成电路装置。所述集成电路装置包括载板、胶层以及集成电路芯片。所述胶层涂覆于所述载板之上，其中所述胶层包括铜浆，所述胶层的厚度在5

【技术实现步骤摘要】
集成电路装置


[0001]本申请是有关于一种装置，详细来说，是有关于一种集成电路装置。

技术介绍

[0002]目前的半导体封装工艺中，一般使用普通的银胶进行黏晶工艺以完成焊接。然而，银浆会存在烘烤后开裂的风险，并且，当使用某些材料制成载板(如引线框架)时，银浆的颜色与载板颜色相近，造成无法识别银浆在载板的位置。

技术实现思路

[0003]有鉴于此，本申请提出一种集成电路装置以解决上述问题。
[0004]依据本申请一实施例，提出一种集成电路装置。所述集成电路装置包括载板、胶层以及集成电路芯片。所述胶层涂覆于所述载板之上，其中所述胶层包括铜浆，所述胶层的厚度在5
‑
35微米的范围，所述铜浆的粘度系数在10000
‑
30000cPs的范围，所述铜浆的触变指数在1.5
‑
3的范围。所述集成电路芯片通过所述胶层粘接于所述载板之上。
[0005]依据本申请一实施例，所述铜浆为高分子抗氧化铜浆。
[0006]依据本申请一实施例，所述铜浆包括奈米抗氧化铜粉。
[0007]依据本申请一实施例，所述铜浆的粘度系数是15880cPs。
[0008]依据本申请一实施例，所述铜浆的触变指数是2.12。
[0009]依据本申请一实施例，所述胶层的导热系数大于15W/m.K。
[0010]依据本申请一实施例，所述胶层的厚度在15
‑
35微米的范围。
[0011]依据本申请一实施例，所述集成电路芯片的厚度大于200微米，所述胶层的溢出高度在所述集成电路芯片的厚度的20％
‑
80％的范围。
[0012]依据本申请一实施例，所述集成电路芯片的厚度大于200微米，所述胶层的溢出高度在所述集成电路芯片的厚度的40％
‑
60％的范围。
[0013]依据本申请一实施例，所述集成电路芯片的厚度在100
‑
200微米的范围，所述胶层的溢出高度在所述集成电路芯片的厚度的20％
‑
90％的范围。
[0014]依据本申请一实施例，所述集成电路芯片的厚度在100
‑
200微米的范围，所述胶层的溢出高度在所述集成电路芯片的厚度的30％
‑
80％的范围。
[0015]依据本申请一实施例，所述集成电路芯片的厚度小于100微米，所述胶层的溢出高度小于所述集成电路芯片的厚度。
[0016]依据本申请一实施例，所述集成电路芯片的厚度小于100微米，所述胶层的溢出高度小于所述集成电路芯片的厚度的95％。
[0017]依据本申请一实施例，所述集成电路芯片的尺寸小于或等于2毫米*2毫米，放置在所述胶层上的所述集成电路芯片的芯片倾斜小于10微米。
[0018]依据本申请一实施例，所述集成电路芯片的尺寸小于或等于2毫米*2毫米，放置在所述胶层上的所述集成电路芯片的芯片倾斜小于7微米。
[0019]依据本申请一实施例，所述集成电路芯片的尺寸大于2毫米*2毫米，放置在所述胶层上的所述集成电路芯片的芯片倾斜小于20微米。
[0020]依据本申请一实施例，所述集成电路芯片的尺寸大于2毫米*2毫米，放置在所述胶层上的所述集成电路芯片的芯片倾斜小于15微米。
附图说明
[0021]附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。在附图中：
[0022]图1演示依据本申请一实施例之集成电路装置的侧视视图。
[0023]图2演示依据本申请另一实施例之集成电路装置的侧视视图。
具体实施方式
[0024]以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。
[0025]再者，在此处使用空间上相对的词汇，譬如「之下」、「下方」、「低于」、「之上」、「上方」及与其相似者，可能是为了方便说明图中所绘示的一组件或特征相对于另一或多个组件或特征之间的关系。这些空间上相对的词汇其本意除了图中所绘示的方位之外，还涵盖了装置在使用或操作中所处的多种不同方位。可能将所述设备放置于其他方位(如，旋转90度或处于其他方位)，而这些空间上相对的描述词汇就应该做相应的解释。
[0026]虽然用以界定本申请较广范围的数值范围与参数皆是约略的数值，此处已尽可能精确地呈现具体实施例中的相关数值。然而，任何数值本质上不可避免地含有因个别测试方法所致的标准偏差。在此处，「约」通常系指实际数值在一特定数值或范围的正负10％、5％、1％或0.5％之内。或者是，「约」一词代表实际数值落在平均值的可接受标准误差之内，视本申请所属
中具有通常知识者的考虑而定。当可理解，除了实验例之外，或除非另有明确的说明，此处所用的所有范围、数量、数值与百分比(例如用以描述材料用量、时间长短、温度、操作条件、数量比例及其他相似者)均经过「约」的修饰。因此，除非另有相反的说明，本说明书与附随权利要求书所揭示的数值参数皆为约略的数值，且可视需求而更动。至少应将这些数值参数理解为所指出的有效位数与套用一般进位法所得到的数值。在此处，将数值范围表示成由一端点至另一端点或介于二端点之间；除非另有说明，此处所述的数值范围皆包括端点。
[0027]图1演示依据本申请一实施例之集成电路装置1的侧视视图。在某些实施例中，集成电路装置1包括载板11、胶层12以及集成电路芯片13。在某些实施例中，载板11可为引线框架、基板、PCB板等。在某些实施例中，载板11(如引线框架)可以用镀镍钯金材质、纯铜或
铜镀银来制成，本申请不以此为限。在某些实施例中，集成电路芯片13通过胶层12粘接于载板11之上。在某些实施例中，集成电路芯片13可以是以碳化硅、碳化氮或硅材料作为衬底的芯片，本申请不以此为限。
[0028]在某些实施例中，胶层12涂覆于载板11之上。在某些实施例中，胶层12包括至少由铜粉、粘合剂和单体组成的铜浆。在某些实施例中，铜浆可以是高分子抗氧化铜浆，铜粉可以是奈米抗氧化铜粉，使用高分子抗氧化铜浆可以克服铜容易氧化的缺陷。
[0029]在某些实施例中，铜浆的粘度系数在10000
‑
30000cPs的范围。在某些实施例中，铜浆的粘度系数是15880cPs。在某些实施例中，铜浆的触变指数在1.5
...

【技术保护点】

【技术特征摘要】
1.一种集成电路装置，其特征在于，包括：载板；胶层，涂覆于所述载板之上，其中所述胶层包括铜浆，所述胶层的厚度在5
‑
35微米的范围，所述铜浆的粘度系数在10000
‑
30000cPs的范围，所述铜浆的触变指数在1.5
‑
3的范围；以及集成电路芯片，通过所述胶层粘接于所述载板之上。2.如权利要求1所述的集成电路装置，其特征在于，所述铜浆为高分子抗氧化铜浆。3.如权利要求1所述的集成电路装置，其特征在于，所述铜浆包括奈米抗氧化铜粉。4.如权利要求1所述的集成电路装置，其特征在于，所述铜浆的粘度系数是15880cPs。5.如权利要求1所述的集成电路装置，其特征在于，所述铜浆的触变指数是2.12。6.如权利要求1所述的集成电路装置，其特征在于，所述胶层的导热系数大于15W/m
·
K。7.如权利要求1所述的集成电路装置，其特征在于，所述胶层的厚度在15
‑
35微米的范围。8.如权利要求1所述的集成电路装置，其特征在于，所述集成电路芯片的厚度大于200微米，所述胶层的溢出高度在所述集成电路芯片的厚度的20％
‑
80％的范围。9.如权利要求1所述的集成电路装置，其特征在于，所述集成电路芯片的厚度大于200微米，所述胶层的溢出高度在所述集成电路芯片的厚度的40％
‑
60％的范围。10.如权利要求1所述的集成电路装置，其...

【专利技术属性】
技术研发人员：王奎，周猛，
申请(专利权)人：苏州日月新半导体有限公司，
类型：新型
国别省市：