一种半导体器件及其制造方法技术

本发明专利技术涉及半导体技术领域,公开了一种半导体器件及其制造方法，包括第一衬底和第二衬底，第一衬底用于制作RF器件，第二衬底的上表面设有氧化层，第二衬底在氧化层的下方设有离子层，第一衬底与氧化层键合，在实际使用时本发明专利技术的半导体器件由于氧化层下方的离子形成了大量的悬空键，当第二衬底与第一衬底键合后，由于悬空键的存在，离子层具有了富陷阱层类似的功能，离子层中的悬空键可以减少第二衬底中的电子在高频环境中的运动，进而避免产生杂讯电流，改善射频杂讯问题。改善射频杂讯问题。改善射频杂讯问题。

【技术实现步骤摘要】
一种半导体器件及其制造方法


[0001]本专利技术涉及半导体
，具体涉及一种半导体器件及其制造方法。

技术介绍

[0002]射频，一种高频交流电磁波的简称，其频率高于100KHz，能够在空气中传播，并经大气层外缘的电离层反射，形成远距离传输能力，被广泛应用在无线通信领域中。在射频电路产生射频信号的过程中，射频信号在射频电路上的损耗会影响射频信号的传输距离。
[0003]由于系统集成化的需要，射频电路被集成制作在晶圆上，然而随着射频电路的工作频率和集成度的提高，常规CMOS使用的低阻衬底由于具有较大的损耗和串扰，较难实现射频性能优异的器件与电路，已不能满足射频电路的制作需要。
[0004]在SOI(Silicon on Insulator，绝缘体上覆硅)技术的出现后，SOI衬底由于具有低功耗、低串扰和低寄生电容等良好高频性能被广泛应用在RF产品制造中，克服了传统体硅材料的不足。
[0005]目前，主要通过以下两种方法在SOI衬底上制作RF器件：方法一：在单一的SOI衬底上制作RF器件，SOI衬底的结构图如图1所示，该SOI衬底包括Top Silicon (顶层硅)、Buried Oxide（埋氧层）、Tap Rich Layer (富陷阱层）和HighResistive Silicon（高阻硅层），RF器件制作在Top Silicon (顶层硅)层上，而该种制作方法存在的缺陷是射频信号接入后会被后段金属制程影响；方法二：先在SOI衬底上制作出RF器件，然后将SOI衬底翻面与另外一片HR (High Resist)Wafer键合，最后把SOI衬底减薄后再进行后续工艺，此种方法的好处是可以避免衬底因前段高温制程影响而造成的杂讯改善能力下降问题的出现。然而该种制作方法存在以下缺陷：如图2所示，由于方法二中用到的SOI衬底比方法一中的SOI衬底缺少一层Trap Rich Layer (Normally non
‑
doped Poly Film)，会影响RF器件的杂讯消除能力，而如果在HR Wafer上沉积一层Poly film来解决杂讯消除能力，会严重影响SOI衬底与HR Wafer的键合能力。
[0006]专利号为CN106601663B的专利文件公开了SOI衬底及其制备方法，该专利文件中通过向第一衬底注入重氢离子，使第一衬底再退火后，重氢离子仍然存在第一衬底中，当SOI衬底在形成栅氧化层或界面时，重氢能够扩散出，与界面处的悬空键结合，形成较为稳定的结构，避免热载流子的穿透，进而提高器件的性能及可靠性。然而该专利文件重的SOI衬底在用于制作RF器件时不能消除射频信号中的杂讯。
[0007]专利号为CN11919285A的专利文件公开了一种制造用于射频器件的衬底的工艺，该专利文件中通过将粘合剂层和介电层结合可以省去在粗糙表面上形成足够平滑的SiO2层所需的步骤，并且避免高温沉积的需求（其易于导致衬底明显弯曲），然而该衬底在用于制作RF器件时同样不能消除射频信号中的杂讯。

技术实现思路

[0008]鉴于
技术介绍
的不足，本专利技术是提供了一种半导体器件及其制造方法，用来解决
技术介绍
中现有制作RF器件的RFSOI衬底存在的不足。
[0009]为解决以上技术问题，本专利技术提供了如下技术方案：一种半导体器件，包括第一衬底和第二衬底，第一衬底用于制作RF器件，第二衬底的上表面设有氧化层，第二衬底在氧化层的下方设有离子层，第一衬底与氧化层键合。
[0010]在某种实施方式中，第一衬底包括埋氧层和顶层硅层，埋氧层与顶层硅层一面连接，顶层硅层的另一面与氧化层键合。
[0011]在某种实施方式中，第一衬底和第二衬底的材料均为高阻硅，高阻硅的电阻率大于3000Ω
·
m。
[0012]在某种实施方式中，离子层的厚度在100nm以内。
[0013]在某种实施方式中，离子层中的离子为C离子或者GE离子。
[0014]在某种实施方式中，氧化层的介质为SiO2，氧化层的厚度在10～20nm之间。
[0015]一种半导体器件的制造方法，包括以下步骤：S1：制造第一衬底，具体如下：在一片高阻晶圆上制作埋氧层，在埋氧层的上方制作顶层硅层；S2：制造第二衬底，具体如下：在另一片高阻晶圆上制作氧化层，在氧化层的下方注入离子形成离子层；S3：将顶层硅层和氧化层键合；S4：通过减薄工艺去除与埋氧层连接的高阻晶圆。
[0016]在某种实施方式中，S2中注入的离子为C离子或者GE离子，离子层的厚度在100nm以内。
[0017]在某种实施方式中，步骤S2中当向氧化层下方注入C离子时，以第一能量将第一浓度的C离子注入到氧化层下方；步骤S2中当向氧化层注入GE离子时，以第二能量将第二浓度的GE离子注入到氧化层下方。
[0018]在某种实施方式中，所述第一浓度的范围在1*1015 ～3*1015/cm3之间，所述第一能量的范围在10KeV～50KeV之间，所述第二浓度的范围在1*1014 ～1*1015/cm3之间，所述第二能量的范围在10KeV～20KeV之间。
[0019]本专利技术与现有技术相比所具有的有益效果是：由于SOI衬底中的电子在高频环境中会出现运动产生小电流，本专利技术通过在第二衬底上在氧化层下方的区域植入C或者GE等非参杂性离子，在第二衬底的表面形成大量的悬空键（Dangling Bond）,当第二衬底与第一衬底键合后，由于悬空键的存在，离子层具有了富陷阱层类似的功能，离子层中的悬空键可以减少第二衬底中的电子在高频环境中的运动，进而避免产生杂讯电流，改善射频杂讯问题。
附图说明
[0020]本专利技术有如下附图：图1为
技术介绍
中方法一中的RFSOI衬底的结构示意图；图2为
技术介绍
中方法二的制作流程图；
图3为本专利技术的半导体器件的结构示意图；图4为本专利技术的第一衬底的制备流程图；图5为本专利技术的第二衬底的制备流程图；图6为本专利技术的第一衬底和第二衬底键合后的结构示意图。
具体实施方式
[0021]本申请的说明性实施例包括但不限于半导体器件及其制造方法。
[0022]这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
[0023]在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于：包括第一衬底和第二衬底，所述第一衬底用于制作RF器件，所述第二衬底的上表面设有氧化层，所述第二衬底在所述氧化层的下方设有离子层，所述第一衬底与所述氧化层键合。2.根据权利要求1所述的一种半导体器件，其特征在于：所述第一衬底包括埋氧层和顶层硅层，所述埋氧层与所述顶层硅层一面连接，所述顶层硅层的另一面与所述氧化层键合。3.根据权利要求1所述的一种半导体器件，其特征在于：所述第一衬底和第二衬底的材料均为高阻硅，所述高阻硅的电阻率大于3000Ω
·
m。4.根据权利要求1所述的一种半导体器件，其特征在于：所述离子层的厚度在100nm以内。5.根据权利要求1或4所述的一种半导体器件，其特征在于：所述离子层中的离子为C离子或者GE离子。6.根据权利要求1所述的一种半导体器件，其特征在于：所述氧化层的介质为SiO2，氧化层的厚度在10～20nm之间。7.一种半导体器件的制造方法，其特征在于，包括以下步骤：S1：制造第一衬底，具体如下：在一片...

【专利技术属性】
技术研发人员：丁文波，叶甜春，朱纪军，李彬鸿，罗军，赵杰，薛静，
申请(专利权)人：澳芯集成电路技术广东有限公司，
类型：发明
国别省市：