半导体元件的制备方法技术

本公开提供一种半导体元件的制备方法。该制备方法包括：在一基底中形成一主动区，其中该主动区具有一线性的顶视图形状；在该基底上形成一栅极结构，其中该栅极结构具有与该主动区的一部分相交的一线性部分，其中该部分是远离该主动区的一端部；在该基底上形成一第一绝缘层及一第二绝缘层，其中该第一绝缘层是横向包围该栅极结构，且被该第二绝缘层覆盖；形成一开口，贯穿该第一绝缘层以及该第二绝缘层且曝露该主动区的一部分，其中该开口与该栅极结构横向间隔开；以及在该开口中依序形成一介电层及一电极。层及一电极。层及一电极。

【技术实现步骤摘要】
半导体元件的制备方法


[0001]本申请案主张2020年8月10日申请的美国正式申请案第16/989,238号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
[0002]本公开是关于一种半导体元件的制备方法。特别是有关于一种具有一次编程(one
‑
time
‑
programmable)的存储器元件的半导体元件的制备方法。

技术介绍

[0003]非易失性存储器元件即使在切断电源的情况下也可保留数据。依据程式的时间，非易失性存储器元件可还可分为多次可编程(multi
‑
time
‑
programmable，MTP)存储器元件与一次编程(one
‑
time
‑
programmable，OTP)存储器元件。使用者可对MTP存储器元件进行多次编程，以修改存储在MTP存储器元件的数据。另一方面，OTP存储器元件仅可被编程一次，且无法修改存储在OTP存储器元件中的数据。
[0004]此外，OTP存储器元件可分为熔丝型元件与反熔丝型元件。熔丝型的OTP存储器元件在编程之前是短路(short)，在编程之后为开路(open)。相反地，反熔丝型OTP存储器元件在被编程之前是开路，而在被编程之后为短路。与熔丝型OTP存储器元件相比，反熔丝型OTP存储器元件与互补金属氧化物半导体(CMOS)制程相容性更高。然而，在缩小反熔丝型OTP存储器元件尺寸的同时，精确地控制反熔丝型OTP存储器元件的编程电压仍具挑战性。
[0005]上文的「先前技术」说明仅是提供
技术介绍
，并未承认上文的「先前技术」说明揭示本公开的标的，不构成本公开的先前技术，且上文的「先前技术」的任何说明均不应作为本案的任一部分。

技术实现思路

[0006]本公开提供一种存储器元件的制备方法。该制备方法包括：在一基底中形成一主动区，其中该主动区具有一线性的顶视图形状；在该基底上形成一栅极结构，其中该栅极结构具有与该主动区的一部分相交的一线性部分，其中该部分是远离该主动区的一端部；在该基底上形成一第一绝缘层及一第二绝缘层，其中该第一绝缘层是横向包围该栅极结构，且被该第二绝缘层覆盖；形成一开口，贯穿该第一绝缘层以及该第二绝缘层且曝露该主动区的一部分，其中该开口与该栅极结构横向间隔开；以及在该开口中依序形成一介电层及一电极。
[0007]在一些实施例中，该制备方法还包括：在该主动区形成前在该基底中形成一隔离结构，其中该主动区由该隔离结构横向包围。
[0008]在一些实施例中，在该栅极结构形成后，形成一栅极间隙子是覆盖该栅极结构的一侧壁。
[0009]在一些实施例中，在该主动区形成一掺杂区，该掺杂区是在该栅极间隙子形成后且在该第一绝缘层、该第二绝缘层形成前，通过该栅极结构与该栅极间隙子做为遮罩形成。
[0010]在一些实施例中，该开口与该掺杂区其中的一个重叠。
[0011]在一些实施例中，该栅极结构是环形。
[0012]在一些实施例中，该主动区的该端部其中的一个与该栅极结构横向包围的一区域重叠。
[0013]在一些实施例中，该栅极结构更靠近该主动区的该端部中的一第一个端部，而非更靠近该主动区的该端部中的一第二个端部，以及该反熔丝存储单更靠近该主动区的该端部中的该第二个端部，而非更靠近该主动区的该端部中的该第一个端部。
[0014]在一些实施例中，该制备方法还包括：在该基底中形成一隔离结构且横向围绕该主动区。
[0015]在一些实施例中，该栅极结构与该隔离结构及该主动区的该部分重叠。
[0016]在一些实施例中，该制备方法还包括：在该栅极结构与该主动区的该部分之间形成一栅极介电层。
[0017]在一些实施例中，该栅极介电层的一栅极介电层厚度与该反熔丝存储单元的介电层的一厚度不同。
[0018]在一些实施例中，该制备方法还包括：形成一栅极间隙子是覆盖该栅极结构的一侧壁。
[0019]在一些实施例中，该制备方法还包括：在该栅极结构上形成一接触插塞且电连接到该栅极结构。
[0020]在一些实施例中，该接触插塞与该主动区隔开。
[0021]在一些实施例中，该接触插塞的一顶表面与该反熔丝存储单元的该电极的一顶表面实质上共面。
[0022]综上所述，本公开实施例的该存储器元件包含在一反熔丝OTP存储器阵列中的一记忆胞，且包括一存取晶体管与一反熔丝存储单元，该反熔丝存储单元连接到该晶体管的源极端子与漏极端子其中的一个。该存取晶体管包括形成在一基底中的一主动区，且包括形成在该基底上的一栅极结构。该主动区具有一线性顶视图形状，且该栅极结构具有与该主动区的一部分相交的一线性部分。该主动区的该部分远离该主动区的两个端部，该两个端部特别易受微影及/或蚀刻误差的影响。因此，是可更好地控制栅极结构与该主动区的重叠区域，因而减低该存取晶体管的栅极耦合区域与的阈值电压受存储器元件制程不正确的影响。
[0023]上文已相当广泛地概述本公开的技术特征及优点，而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属
中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
附图说明
[0024]参阅实施方式与权利要求合并考量图式时，可得以更全面了解本申请案的揭示内容，图式中相同的元件符号是指相同的元件。
[0025]图1A例示本公开一些实施例的存储器元件的平面示意图。
[0026]图1B为沿图1A中A
‑
A
’
线的一剖视示意图。
[0027]图2例示图1A及图1B的存储器元件的制备方法的流程示意图。
[0028]图3A到图3O例示图2所示的制造流程在不同阶段的剖视结构示意图。
[0029]图4例示本公开一些实施例的存储器元件的剖视示意图。
[0030]图5例示本公开一些实施例的存储器元件的平面示意图。
[0031]其中，附图标记说明如下：
[0032]10：存储器元件
[0033]100：基底
[0034]102：隔离结构
[0035]102：隔离结构
[0036]104：通道区
[0037]106：栅极介电层
[0038]108：栅极结构
[0039]108：栅极结构
[0040]110：掺杂区
[0041]110：掺杂区
[0042]112：掺杂区
[0043]112：掺杂区
[0044]114：接触插塞
[0045]116：介电层
[0046]118：电极
[0047]118：电极
[0048本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件的制备方法，包括：在一基底中形成一主动区，其中该主动区具有一线性的顶视图形状；在该基底上形成一栅极结构，其中该栅极结构具有与该主动区的一部分相交的一线性部分，其中该部分是远离该主动区的一端部；在基底上形成一第一绝缘层及一第二绝缘层，其中该第一绝缘层是横向包围该栅极结构，且被该第二绝缘层覆盖；形成一开口，贯穿该第一绝缘层以及该第二绝缘层且曝露该主动区的一部分，其中该开口与该栅极结构横向间隔开；以及在该开口中依序形成一介电层及一电极。2.如权利要求1所述的制备方法，还包括：在该主动区形成前在该基底中形成一隔离结构，其中该主动区由该隔离结构横向包围。3.如权利要求1所述的制备方法，还包括：在该栅极结构形成后，形成覆盖该栅极结构侧壁的一栅极间隙子。4.如权利要求1所述的制备方法，还包括：在该主动区形成一掺杂区，该掺杂区是在该栅极间隙子形成后且在该第一绝缘层、该第二绝缘层形成前，通过该栅极结构与该栅极间隙子做为一遮罩形成。5.如权利要求4所述的制备方法，其中该开口与该掺杂区中的一个重叠。6.如权利要求1所述的制备方法，其中该栅极结构是环形。7.如权利要求6所述的制备方法，其中该主动区的该端部中的一...

【专利技术属性】
技术研发人员：黄庆玲，蔡镇宇，杨承翰，陈奕儒，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：