电流模式逻辑驱动器和包括其的传输驱动器制造技术

本申请公开了电流模式逻辑驱动器和包括其的传输驱动器。传输驱动器包括脉冲生成器和电流模式逻辑驱动器。脉冲生成器被配置成通过在第一输入信号的下降沿时间点处进行同步来生成并输出第一脉冲信号，并且通过在第二输入信号的下降沿时间点处进行同步来生成并输出第二脉冲信号。电流模式逻辑驱动器被配置成：通过分别基于第一脉冲信号和第二脉冲信号来改变第一负载电阻值和第二负载电阻值，来输出已经应用了预加重技术的预加重信号。已经应用了预加重技术的预加重信号。已经应用了预加重技术的预加重信号。

【技术实现步骤摘要】
电流模式逻辑驱动器和包括其的传输驱动器
[0001]相关申请的交叉引用
[0002]本申请要求于2020年8月10日提交于韩国知识产权局的韩国专利申请第10
‑
2020
‑
0099677号的权益，其全部公开内容通过引用并入本文中以用于所有目的。


[0003]本公开内容涉及电流模式逻辑驱动器和包括该电流模式逻辑驱动器的传输驱动器。

技术介绍

[0004]当数字信号通过在半导体器件的传输端中的具有损耗的信道传输时，接收端可能接收到由于信道的频率分量而失真的传输信号。
[0005]通常，由于具有损耗的信道在高频范围中具有更多的损耗，因此通过这种信道传输的信号的高频分量比低频分量衰减的更多。数字信号的高频分量主要对应于信号的电压电平快速变化的部分，即，上升沿或下降沿。因此，通过具有损耗的信道的信号与其原始波形相比具有失真的波形，并且传输信号到达所需的时间根据频率可能不同。因此，可能会出现大量抖动，并且总体上会显著降低定时裕量。附加地，存在符号间干扰(ISI)的问题。由于信道内的损耗，信号到达所需的时间根据频率分量而改变。因此，当信道长或者执行高速通信时，连续的数据可能会交叠并且被错误地传输。
[0006]为了解决这些问题，在传统半导体器件的接收端中使用的缓冲电路根据频带来加重或抑制信号，使得补偿的信号与在通过信道期间失真的信号一样多，并且最终接收端控制信号的波形以接收原始信号。该技术被称为均衡，并且包括预加重技术和去加重技术作为代表。

技术实现思路
<br/>[0007]提供本
技术实现思路
来以简化形式介绍在以下的具体实施方式中进一步描述的一系列概念。本
技术实现思路
不旨在识别所要求保护的主题的关键特征或必要特征，也不旨在用作帮助确定所要求保护的主题的范围。
[0008]在一个一般方面，一种传输驱动器包括脉冲生成器和电流模式逻辑驱动器。脉冲生成器被配置成通过在第一输入信号的下降沿时间点处进行同步来生成并输出第一脉冲信号，并且通过在第二输入信号的下降沿时间点处进行同步来生成并输出第二脉冲信号。电流模式逻辑驱动器被配置成：通过分别基于第一脉冲信号和第二脉冲信号来改变第一负载电阻值和第二负载电阻值，来输出已经应用了预加重技术的预加重信号。
[0009]传输驱动器还可以包括反相器，所述反相器被配置成接收输入信号并且将第一输入信号和第二输入信号分别输出至脉冲生成器和电流模式逻辑驱动器。
[0010]反相器可以包括：第一运算放大器，其被配置成通过缓冲输入信号来生成第一输入信号；以及反相放大器，其包括两个电阻器和第二运算放大器，该第二运算放大器被配置
成通过使第一输入信号的相位反相来生成第二输入信号。
[0011]电流模式逻辑驱动器可以包括：第一NMOS晶体管，所述第一NMOS晶体管被配置成通过栅极端子接收第一输入信号，该第一NMOS晶体管连接在第一输出节点与第三公共节点之间；第二NMOS晶体管，所述第二NMOS晶体管被配置成通过栅极端子接收第二输入信号，该第二NMOS晶体管连接在第二输出节点与第三公共节点之间；以及第三NMOS晶体管，所述第三NMOS晶体管串联连接至第一NMOS晶体管和第二NMOS晶体管。
[0012]可以根据偏置控制信号使第三NMOS晶体管导通以使偏置电流流动，从而激活电流模式逻辑驱动器。
[0013]电流模式逻辑驱动器可以包括：第一负载控制器，所述第一负载控制器连接在第一输出节点与电源电压之间，该第一负载控制器通过接收第一脉冲信号来控制第一负载电阻值；以及第二负载控制器，所述第二负载控制器连接在第二输出节点与电源电压之间，该第二负载控制器通过接收第二脉冲信号来控制第二负载电阻值。
[0014]第一负载控制器可以包括：第一电阻器，其一端连接至电源电压并且另一端连接至第一输出节点；第一可变电阻器，其一端连接至电源电压；以及第一PMOS晶体管，其将第一脉冲信号连接至栅极端子，将源极端子连接至第一可变电阻器的另一端，并且将漏极端子连接至第一输出节点。
[0015]第二负载控制器可以包括：第二电阻器，其一端连接至电源电压并且另一端连接至第二输出节点；第二可变电阻器，其一端连接至电源电压；以及第二PMOS晶体管，其将第二脉冲信号连接至栅极端子，将源极端子连接至第二可变电阻器的另一端，并且将漏极端子连接至第二输出节点。
[0016]电流模式逻辑驱动器还可以包括：连接在第一输出节点与第二输出节点之间的第三电阻器。
[0017]与第一输入信号的下降沿时间点同步生成的第一脉冲信号可以具有低电平第一部分。与第二输入信号的下降沿时间点同步生成的第二脉冲信号可以具有低电平第二部分。
[0018]在低电平第一部分中，第一NMOS晶体管和第二PMOS晶体管可以被关断，并且第二NMOS晶体管和第一PMOS晶体管可以被导通。
[0019]在低电平第二部分中，第一NMOS晶体管和第二PMOS晶体管可以被导通，并且第二NMOS晶体管和第一PMOS晶体管可以被关断。
[0020]在低电平第一部分和低电平第二部分中，可以通过控制电流模式逻辑驱动器的第一负载电阻值和第二负载电阻值来输出预加重信号。
[0021]在另一一般方面，电流模式逻辑驱动器包括：第一负载控制器、第二负载控制器、第一NMOS晶体管、第二NMOS晶体管和第三NMOS晶体管。由第一脉冲信号控制的第一负载控制器连接至电源电压。由第二脉冲信号控制的第二负载控制器连接至电源电压。第一NMOS晶体管串联连接至第一负载控制器。第二NMOS晶体管串联连接至第二负载控制器。第三NMOS晶体管串联连接至第一NMOS晶体管和第二NMOS晶体管。
[0022]第一NMOS晶体管和第二NMOS晶体管可以被配置成接收具有不同电平的第一输入信号和第二输入信号。
[0023]可以根据偏置控制信号使第三NMOS晶体管导通以使偏置电流流动。
[0024]第一负载控制器可以包括：第一电阻器，其一端连接至电源电压并且另一端连接至第一输出节点；第一可变电阻器，其一端连接至电源电压；以及第一PMOS晶体管，其将第一脉冲信号连接至栅极端子，将源极端子连接至第一可变电阻器的另一端，并且将漏极端子连接至第一输出节点。
[0025]第二负载控制器可以包括：第二电阻器，其一端连接至电源电压并且另一端连接至第二输出节点；第二可变电阻器，其一端连接至电源电压；以及第二PMOS晶体管，其将第二脉冲信号连接至栅极端子，将源极端子连接至第二可变电阻器的另一端，并且将漏极端子连接至第二输出节点。
[0026]与第一输入信号的下降沿时间点同步生成的第一脉冲信号可以具有低电平第一部分。与第二输入信号的下降沿时间点同步生成的第二脉冲信号可以具有低电平第二部分。
[0027]在低电平第一部分和低电平第二部分中可以通过第一负载控制器和第二负载控制器的可变电阻器控制来输出已经应用了预加重技术的预加重信号。
[0028]在另一一般方面，一种传输驱动器包括脉冲生成器和电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种传输驱动器，包括：脉冲生成器，其被配置成通过在第一输入信号的下降沿时间点处进行同步来生成并输出第一脉冲信号，并且通过在第二输入信号的下降沿时间点处进行同步来生成并输出第二脉冲信号；以及电流模式逻辑驱动器，其被配置成：通过分别基于所述第一脉冲信号和所述第二脉冲信号来改变第一负载电阻值和第二负载电阻值，来输出已经应用了预加重技术的预加重信号。2.根据权利要求1所述的传输驱动器，还包括反相器，所述反相器被配置成接收输入信号并且将所述第一输入信号和所述第二输入信号分别输出至所述脉冲生成器和所述电流模式逻辑驱动器。3.根据权利要求2所述的传输驱动器，其中，所述反相器包括：第一运算放大器，其被配置成通过缓冲所述输入信号来生成所述第一输入信号；以及反相放大器，其包括两个电阻器和第二运算放大器，所述第二运算放大器被配置成通过使所述第一输入信号的相位反相来生成所述第二输入信号。4.根据权利要求1所述的传输驱动器，其中，所述电流模式逻辑驱动器包括：第一NMOS晶体管，所述第一NMOS晶体管被配置成通过栅极端子接收所述第一输入信号，所述第一NMOS晶体管连接在第一输出节点与第三公共节点之间；第二NMOS晶体管，所述第二NMOS晶体管被配置成通过所述栅极端子接收所述第二输入信号，所述第二NMOS晶体管连接在第二输出节点与所述第三公共节点之间；以及第三NMOS晶体管，所述第三NMOS晶体管串联连接至所述第一NMOS晶体管和所述第二NMOS晶体管。5.根据权利要求4所述的传输驱动器，其中，根据偏置控制信号使所述第三NMOS晶体管导通以使偏置电流流动，从而激活所述电流模式逻辑驱动器。6.根据权利要求5所述的传输驱动器，其中，所述电流模式逻辑驱动器包括：第一负载控制器，所述第一负载控制器连接在所述第一输出节点与电源电压之间，所述第一负载控制器通过接收所述第一脉冲信号来控制所述第一负载电阻值；以及第二负载控制器，所述第二负载控制器连接在所述第二输出节点与所述电源电压之间，所述第二负载控制器通过接收所述第二脉冲信号来控制所述第二负载电阻值。7.根据权利要求6所述的传输驱动器，其中，所述第一负载控制器包括：第一电阻器，其一端连接至所述电源电压并且另一端连接至所述第一输出节点；第一可变电阻器，其一端连接至所述电源电压；以及第一PMOS晶体管，其将所述第一脉冲信号连接至栅极端子，将源极端子连接至所述第一可变电阻器的另一端，并且将漏极端子连接至所述第一输出节点。8.根据权利要求7所述的传输驱动器，其中，所述第二负载控制器包括：第二电阻器，其一端连接至所述电源电压并且另一端连接至所述第二输出节点；第二可变电阻器，其一端连接至所述电源电压；以及第二PMOS晶体管，其将所述第二脉冲信号连接至栅极端子，将源极端子连接至所述第二可变电阻器的另一端，并且将漏极端子连接至所述第二输出节点。9.根据权利要求8所述的传输驱动器，其中，所述电流模式逻辑驱动器还包括：连接在
所述第一输出节点与所述第二输出节点之间的第三电阻器。10.根据权利要求9所述的传输驱动器，其中，与所述第一输入信号的下降沿时间点同步生成的所述第一脉冲信号具有低电平第一部分，并且其中，与所述第二输入信号的下降沿时间点同步生成的所述第二脉冲信号具有低电平第二部分。11.根据权利要求10所述的传输驱动器，其中，在所述低电平第一部分中，所述第一NMOS晶体管和所述第二PMOS晶体管被关断，并且所述第二NMOS晶体管和所述第一PMOS晶体管被导通。12.根据权利要求11所述的传输驱动器，其中，在所述低电平第二部分中，所述第一NMOS晶体管和所述第二PMOS晶体管被导通，并且所述第二NMOS晶体管和所述第一PMOS晶体管被关断。13.根据权利要求12所述的传输驱动器，其中，在所述低电平第一部分和所述...

【专利技术属性】
技术研发人员：卢吉成，金相更，
申请(专利权)人：美格纳半导体有限公司，
类型：发明
国别省市：