半导体器件及其形成方法技术

本发明专利技术涉及一种半导体器件及其形成方法，半导体器件包括：衬底，衬底包括单元区域和外围区域；形成在单元区域和外围区域的衬底上的第一层间绝缘层和第二层间绝缘层，第一层间绝缘层和第二层间绝缘层沿垂直于衬底的方向间隔排布；柱状电容阵列，柱状电容阵列包括间隔排布的柱状电容，柱状电容形成在单元区域的第一层间绝缘层和第二层间绝缘层中；接触结构，接触结构形成在外围区域的第一层间绝缘层和第二层间绝缘层中。在本发明专利技术中，通过在第一层间绝缘层和第二层间绝缘层中设置接触结构，可以有效缩短接触结构的连接路径，从而有效利用了柱状电容阵列的空间，进而提高了半导体器件中各个结构的排布密度，改善了半导体器件的集成度。成度。成度。

【技术实现步骤摘要】
半导体器件及其形成方法


[0001]本专利技术涉及半导体器件
，特别是涉及一种半导体器件及其形成方法。

技术介绍

[0002]随着移动设备的不断发展，手机、平板电脑、可穿戴设备等带有电池供电的移动设备被越来越多地应用于生活中，存储器作为移动设备中必不可少的元件，人们对存储器的小体积、集成化提出了巨大的需求。
[0003]目前，动态随机存储器(Dynamic Random Access Memory，DRAM)以其快速的传输速度被广泛应用于移动设备中。但是，随着体积的不断微缩，动态随机存储器中的柱状存储电容的尺寸也在不断缩小，因此，现在的器件结构和布线方式的密度较低，已无法满足日益提高的集成度需求。

技术实现思路

[0004]基于此，有必要针对柱状存储电容的结构强度不佳的问题，提供一种半导体器件及其形成方法。
[0005]一种半导体器件，包括：
[0006]衬底，所述衬底包括单元区域和外围区域；
[0007]形成在所述单元区域和所述外围区域的所述衬底上的第一层间绝缘层和第二层间绝缘层，所述第一层间绝缘层和所述第二层间绝缘层沿垂直于所述衬底的方向间隔排布；
[0008]柱状电容阵列，所述柱状电容阵列包括间隔排布的柱状电容，所述柱状电容形成在所述单元区域的所述第一层间绝缘层和所述第二层间绝缘层中；
[0009]接触结构，所述接触结构形成在所述外围区域的所述第一层间绝缘层和所述第二层间绝缘层中。
[0010]在其中一个实施例中，所述接触结构包括互连的第一接触结构和第二接触结构，所述第一接触结构或所述第二接触结构通过贯穿所述第一层间绝缘层或所述第二层间绝缘层实现互连。
[0011]在其中一个实施例中，所述第一接触结构和所述第二接触结构垂直互连或错位互连。
[0012]在其中一个实施例中，还包括位于所述柱状电容阵列边缘的外围结构，所述外围结构形成在所述第一层间绝缘层和所述第二层间绝缘层中。
[0013]在其中一个实施例中，所述外围结构为周向闭合或断续结构。
[0014]一种半导体器件的形成方法，包括：
[0015]提供衬底，所述衬底包括单元区域和外围区域；
[0016]在所述衬底上形成第一层间绝缘层和第二层间绝缘层，所述第一层间绝缘层和所述第二层间绝缘层沿垂直于所述衬底的方向间隔排布；
[0017]在所述外围区域的所述第一层间绝缘层和所述第二层间绝缘层中形成接触结构；
[0018]在所述单元区域的所述第一层间绝缘层和所述第二层间绝缘层中形成柱状电容阵列，所述柱状电容阵列包括间隔排布的柱状电容。
[0019]在其中一个实施例中，所述在所述外围区域的所述第一层间绝缘层和所述第二层间绝缘层中形成接触结构，包括：
[0020]在所述外围区域的所述第一层间绝缘层和所述第二层间绝缘层中形成互连的第一接触结构和第二接触结构；
[0021]其中，所述第一接触结构或所述第二接触结构通过贯穿所述第一层间绝缘层或所述第二层间绝缘层实现互连。
[0022]在其中一个实施例中，所述在所述外围区域的所述第一层间绝缘层和所述第二层间绝缘层中形成互连的第一接触结构和第二接触结构，包括：
[0023]在所述外围区域的所述第一层间绝缘层和所述第二层间绝缘层中形成垂直互连或错位互连的第一接触结构和第二接触结构。
[0024]在其中一个实施例中，还包括：
[0025]在所述第一层间绝缘层和所述第二层间绝缘层中形成外围结构，所述外围结构位于所述柱状电容阵列边缘。
[0026]在其中一个实施例中，所述在所述第一层间绝缘层和所述第二层间绝缘层中形成外围结构，包括：
[0027]在所述第一层间绝缘层和所述第二层间绝缘层中形成周向闭合或断续的外围结构。
[0028]上述一种半导体器件，包括：衬底，所述衬底包括单元区域和外围区域；形成在所述单元区域和所述外围区域的所述衬底上的第一层间绝缘层和第二层间绝缘层，所述第一层间绝缘层和所述第二层间绝缘层沿垂直于所述衬底的方向间隔排布；柱状电容阵列，所述柱状电容阵列包括间隔排布的柱状电容，所述柱状电容形成在所述单元区域的所述第一层间绝缘层和所述第二层间绝缘层中；接触结构，所述接触结构形成在所述外围区域的所述第一层间绝缘层和所述第二层间绝缘层中。在本专利技术中，通过在第一层间绝缘层和第二层间绝缘层中设置接触结构，可以有效缩短接触结构的连接路径，从而有效利用了柱状电容阵列的空间，进而提高了半导体器件中各个结构的排布密度，改善了半导体器件的集成度。
附图说明
[0029]图1为一实施例的半导体器件的剖面示意图；
[0030]图2为一实施例的第一电极层和外围结构的俯视示意图；
[0031]图3为另一实施例的半导体器件的剖面示意图；
[0032]图4为一实施例的半导体器件的形成方法的流程图；
[0033]图5为另一实施例的半导体器件的形成方法的流程图；
[0034]图6为步骤S310后的半导体器件的剖面示意图；
[0035]图7为步骤S320后的半导体器件的剖面示意图；
[0036]图8为步骤S330中形成接触金属层后的半导体器件的剖面示意图；
[0037]图9为步骤S330后的半导体器件的剖面示意图；
[0038]图10为步骤S340后的半导体器件的剖面示意图；
[0039]图11为步骤S350后的半导体器件的剖面示意图；
[0040]图12为步骤S370后的半导体器件的剖面示意图；
[0041]图13为步骤S511后的半导体器件的剖面示意图；
[0042]图14为步骤S512后的半导体器件的剖面示意图；
[0043]图15为步骤S400后的半导体器件的剖面示意图；
[0044]图16为步骤S500后的半导体器件的剖面示意图；
[0045]图17为步骤S420后的半导体器件的剖面示意图；
[0046]图18为步骤S430后的半导体器件的剖面示意图；
[0047]图19为图18的半导体器件的单元区域的俯视示意图；
[0048]图20为步骤S610后的半导体器件的剖面示意图。
[0049]元件标号说明：
[0050]单元区域：100A；外围区域：100B；接触节点：110；第一掩膜层：120；第二掩膜层：130；第三掩膜层：140；第四掩膜层：150；柱状电容阵列：200；第一电极层：210；第二沟槽：211；电容介质层：220；第二电极层：230；外围结构：500；第一沟槽：510；电极填充层：600；接触结构：700；中间金属层：710；第一接触结构：720；第一接触结构沟槽：721；接触金属层：722；第二接触结构：730；第一层间绝缘层：741；第二层间绝缘层：742；支撑层：750；第三层间绝缘层：760；第三接触结构：800；第四接触结构：900
具体实施方式
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底，所述衬底包括单元区域和外围区域；形成在所述单元区域和所述外围区域的所述衬底上的第一层间绝缘层和第二层间绝缘层，所述第一层间绝缘层和所述第二层间绝缘层沿垂直于所述衬底的方向间隔排布；柱状电容阵列，所述柱状电容阵列包括间隔排布的柱状电容，所述柱状电容形成在所述单元区域的所述第一层间绝缘层和所述第二层间绝缘层中；接触结构，所述接触结构形成在所述外围区域的所述第一层间绝缘层和所述第二层间绝缘层中。2.根据权利要求1所述的半导体器件，其特征在于，所述接触结构包括互连的第一接触结构和第二接触结构，所述第一接触结构或所述第二接触结构通过贯穿所述第一层间绝缘层或所述第二层间绝缘层实现互连。3.根据权利要求2所述的半导体器件，其特征在于，所述第一接触结构和所述第二接触结构垂直互连或错位互连。4.根据权利要求1所述的半导体器件，其特征在于，还包括位于所述柱状电容阵列边缘的外围结构，所述外围结构形成在所述第一层间绝缘层和所述第二层间绝缘层中。5.根据权利要求1所述的半导体器件，其特征在于，所述外围结构为周向闭合或断续结构。6.一种半导体器件的形成方法，其特征在于，包括：提供衬底，所述衬底包括单元区域和外围区域；在所述衬底上形成第一层间绝缘层和第二层间绝缘层，所述第一层间绝缘层和所述第二层间绝缘层沿垂直于...

【专利技术属性】
技术研发人员：赵亮，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：