半导体装置及其制造方法制造方法及图纸

本发明专利技术公开了一种半导体装置及其制造方法。在衬底（１０１）中栅电极（１０４）的下侧形成有其导电型与源.漏极区域（１０８）不同的第一杂质层（１０９），在衬底（１０１）中第一杂质层（１０９）的下侧形成有其导电型与源.漏极区域（１０８）不同的第二杂质层（１１０）。第一杂质层（１０９）在深度方向上的杂质浓度分布具有第一峰值，该第一峰值位于比源.漏极区域（１０８）的接合深度更浅的区域。第二杂质层（１１０）在深度方向上的杂质浓度分布具有第二峰值，该第二峰值位于比第一峰值更深而且比源.漏极区域（１０８）的接合深度更浅的区域。第一峰值的杂质浓度高于第二峰值的杂质浓度。因此，确实能谋求ＭＩＳＦＥＴ的低功耗化。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置的制造技术，特别涉及用于具有其栅长小于等于0.1μm的世代的MISFET(metal insulator semiconductor fieldeffect transistor)的半导体装置的时候有效的技术。
技术介绍
作为控制短沟道效果的MISFET，例如日本公开专利公报特开2002-198529号公报上记载着栅电极下面的衬底杂质浓度具有两个峰值的MISFET。图8是现有的MISFET，具体说是具有小于等于0.1μm的栅长的现有p沟道型MISFET的剖面图。图8所示的现有MISFET的形成方法如下首先，在半导体衬底1中形成n型阱2，再在n型阱2的表面部形成第一n型杂质层9，在n型阱2中的第一n型杂质层9的下侧形成第二n型杂质层10。这样，第一n型杂质层9在深度方向上的杂质浓度分布就有第一峰值；第二n型杂质层10在深度方向上的杂质浓度分布就有第二峰值。接着，隔着栅极绝缘膜3，在半导体衬底1上形成栅电极4之后，在半导体衬底1中的栅电极4的两侧形成p型源·漏极延伸区域7。接着，在栅电极4的侧面上，形成具有氧化硅膜5和氮化硅膜6的叠层构造的侧壁绝缘膜(sidewall spacer)之后，在半导体衬底1中的栅电极4的两侧形成p型源·漏极扩散区域8。补充说明一下，第一n型杂质层9及第二n型杂质层10形成在与源·漏极扩散区域8的接合深度相比更浅的区域。第一n型杂质层9在深度方向上的杂质浓度分布的第一峰值位于半导体衬底1中与形成有沟道的区域(沟道区域)相比更深的位置。第二n型杂质层10的杂质浓度分布的第二峰值的杂质浓度高于第一n型杂质层9的杂质浓度分布的第一峰值的杂质浓度。根据上述现有MISFET构造，即，具有两个峰值第一n型杂质层9的杂质浓度分布的第一峰值、以及第二n型杂质层10的杂质浓度分布的第二峰值，并且第二峰值的杂质浓度高于第一峰值的杂质浓度的MISFET构造，因为能控制的耗尽层宽度变大，所以能使亚阈值系数变小。因此，能够防止阈值电压的下降，从而能够提高MISFET的导通/截止速度。上述的说明中提到的是p沟道型MISFET，n沟道型MISFET也同样。然而，在上述现有MISFET中，无论p沟道型MISFET还是n沟道型MISFET，因为截止漏电流增加，所以都有不能实现半导体装置的低功耗化的问题。
技术实现思路
本专利技术正是为解决该问题而研究开发出来的。其目的在于在MISFET，特别是具有小于等于约0.1μm的栅长的短沟道MISFET中，确实地实现低功耗化。为达成上述目的，本案专利技术人对在栅电极下面的杂质层中的杂质浓度分布具有两个峰值第一峰值(浅的位置)及第二峰值(深的位置)，并且第二峰值的杂质浓度高于第一峰值的杂质浓度的现有MISFET中，截止漏电流增加的原因进行了研讨，结果，得到了如下的见识。一般认为，为谋求半导体装置的低功耗化，需要通过使栅电极下面的衬底杂质浓度变高，使截止漏电流变小。但是，以p沟道型MISFET为例而言，假如在具有两个峰值是上层的第一n型杂质层9中的杂质浓度分布的第一峰值及是下层的第二n型杂质层10中的杂质浓度分布的第二峰值，并且第二峰值的杂质浓度高于第一峰值的杂质浓度的现有MISFET中，为使截止漏电流变小，使杂质浓度分布具有第一峰值的第一n型杂质层9的杂质浓度变高，则需要使第二峰值的杂质浓度高于第一峰值的杂质浓度，所以需要使杂质浓度分布具有第二峰值的第二n型杂质层10的杂质浓度也变高。因此，第二n型杂质层10与p型源·漏极扩散区域8的接合位置附近的杂质浓度也变高，结果是，因为施加工作电压时产生的电场变大，所以截止漏电流增加，而不能实现半导体装置的低功耗化。n沟道型MISFET也同样。补充说明一下，本案中的截止漏电流是指在工作电压施加在源·漏极间，电压未施加在栅电极上的时候，在源·漏极间流的电流。本专利技术是根据上述见识开发出来的。具体说，本专利技术所涉及的半导体装置，包括形成在半导体衬底上的栅电极，形成在半导体衬底中的栅电极的两侧的源·漏极区域，形成在半导体衬底中的栅电极的下侧，具有与源·漏极区域不同的导电型的第一杂质层，以及形成在半导体衬底中的第一杂质层的下侧，具有与源·漏极区域不同的导电型的第二杂质层，第一杂质层在深度方向上的杂质浓度分布具有第一峰值，第一峰值位于与源·漏极区域的接合深度相比更浅的区域，第二杂质层在深度方向上的杂质浓度分布具有第二峰值，第二峰值位于与第一峰值相比更深、而且与源·漏极区域的接合深度相比更浅的区域，第一峰值的杂质浓度高于第二峰值的杂质浓度。这样，其杂质浓度分布具有第一峰值的第一杂质层就有防止延伸区域间的穿通的功能；其杂质浓度分布具有第二峰值的第二杂质层就有防止源·漏极区域间的穿通的功能。根据本专利技术的半导体装置，因为使形成在栅电极下侧的半导体衬底中的第一杂质层的杂质浓度分布的第一峰值的杂质浓度高于形成在第一杂质层下侧的第二杂质层的杂质浓度分布的第二峰值的杂质浓度，所以能得到如下的效果。就是说，在为使截止漏电流变小，而使其杂质浓度分布具有第一峰值的第一杂质层的杂质浓度变高的情况下，也与现有半导体装置不同，不需要使第二峰值的杂质浓度高于第一峰值的杂质浓度，因此不需要使其杂质浓度分布具有第二峰值的第二杂质层的杂质浓度变高。于是，因为能够将第二杂质层的杂质浓度保持得很低，所以与阈值电压相等、并且第二峰值的杂质浓度高于第一峰值的杂质浓度的现有半导体装置相比，源·漏极区域和具有与该源·漏极区域相反的导电型的第二杂质层的接合位置附近的杂质浓度变低。结果是，因为施加工作电压时产生的电场变小，所以截止漏电流减少，从而能够实现半导体装置的低功耗化。在本专利技术的半导体装置中，若第一峰值位于半导体衬底中与形成有沟道的区域相比更深的位置，便能够确实地得到上述效果。本专利技术所涉及的第一半导体装置的制造方法，包括在半导体衬底的表面部形成第一导电型的第一杂质层的第一工序，第一工序之后，在半导体衬底上形成栅电极的第二工序，通过以栅电极作为掩模在半导体衬底中导入第二导电型的杂质，形成延伸区域的第三工序，第三工序之后，通过以栅电极作为掩模在半导体衬底中导入第一导电型的杂质，在半导体衬底中的延伸区域及第一杂质层的下侧形成第二杂质层的第四工序，第四工序之后，在栅电极的侧面上形成绝缘性侧壁的第五工序，以及通过以栅电极及绝缘性侧壁作为掩模在半导体衬底中导入第二导电型的杂质，形成源·漏极区域的第六工序，第一杂质层在深度方向上的杂质浓度分布具有第一峰值，第一峰值位于与源·漏极区域的接合深度相比更浅的区域，第二杂质层在深度方向上的杂质浓度分布具有第二峰值，第二峰值位于与第一峰值相比更深、而且与源·漏极区域的接合深度相比更浅的区域，第一峰值的杂质浓度高于第二峰值的杂质浓度。本专利技术所涉及的第二半导体装置的制造方法，包括在半导体衬底的表面部形成第一导电型的第一杂质层，在半导体衬底中的第一杂质层的下侧形成第二杂质层的第一工序，第一工序之后，在半导体衬底上形成栅电极的第二工序，通过以栅电极作为掩模在半导体衬底中导入第二导电型的杂质，形成延伸区域的第三工序，第三工序之后，在栅电极的侧面上形成绝缘性侧壁的第四工序，以及通过以栅电极及绝缘性侧壁作为掩模在半导体衬底中导入第二导电型的杂质，形成源本文档来自技高网...

【技术保护点】
一种半导体装置，包括：形成在半导体衬底上的栅电极，形成在上述半导体衬底中的上述栅电极的两侧的源.漏极区域，形成在上述半导体衬底中的上述栅电极的下侧、其导电型与上述源.漏极区域不同的第一杂质层，以及形成在上述半 导体衬底中的上述第一杂质层的下侧、其导电型与上述源.漏极区域不同的第二杂质层，其特征在于：上述第一杂质层在深度方向上的杂质浓度分布具有第一峰值，上述第一峰值位于与上述源.漏极区域的接合深度相比更浅的区域，上述第二杂质层在深度 方向上的杂质浓度分布具有第二峰值，上述第二峰值位于与上述第一峰值相比更深、而且与上述源.漏极区域的接合深度相比更浅的区域，上述第一峰值的杂质浓度高于上述第二峰值的杂质浓度。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：半田崇登，栗本一实，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]