沟渠隔离工艺及方法技术

一种利用浅沟渠隔离（ｓｈａｌｌｏｗ　　ｔｒｅｎｃｈ　　ｉｓｏｌａｔｉｏｎ，ＳＴＩ）技术制造集成电路（ｉｎｔｅｇｒａｔｅｄ　　ｃｉｒｃｕｉｔ，ＩＣ）的方法。该浅沟渠隔离技术用于应变硅（ｓｔｒａｉｎｅｄ　　ｓｉｌｉｃｏｎ，ＳＭＯＳ）工艺中。沟渠的衬垫（ｌｉｎｅｒ）是由用以减少锗的脱气（ｏｕｔｇａｓｓｉｎｇ）的低温工艺中所沉积的沉积层而形成。该低温工艺可以是一种低压气相沉积法（ＬＰＣＶＤ）。还可以在衬垫上执行退火（ａｎｎｅａｌｉｎｇ）步骤。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及集成电路(integrated circuit，IC)器件及制造IC器件的工艺。更具体地，本专利技术涉及一种在含锗的衬底或含锗层上形成沟渠隔离结构的方法。
技术介绍
集成电路(IC)含有许多形成在半导体衬底上的晶体管。已知有许多方法可在半导体衬底上形成晶体管。通常晶体管是利用绝缘或隔离结构而彼此隔离。一种在硅衬底上形成晶体管的方法是众所周知的硅局部氧化(Local Oxidation of Silicon，LOCOS)工艺。传统的LOCOS工艺通常包含下列简化的步骤。首先，在硅衬底上热生长一氮化硅层。传统的LOCOS工艺通常需要一层高质量、热生长的氮化硅层，以避免分层(delamination)或其它的工艺问题。其次，利用光刻及蚀刻工艺，选择性地去除氮化物层，以产生欲形成的晶体管的源极/漏极区域的图形。在图形化源极/漏极区域之后，生长场氧化物(field oxide)。由于氧化物的生长在留有氮化硅处会受到抑制，所以氧化物只会生长在源极/漏极图形化步骤中所露出的硅衬底处。最后，待氧化物完全生长之后，去除氮化物层的剩余部分，在露出的硅衬底上只留下已氧化的源极/漏极区域。另一个用来形成绝缘结构并定义出源极与漏极区域的工艺，是浅沟渠隔离(STI)工艺。传统的STI工艺通常包含下列简化的步骤。首先，在硅衬底上热生长或沉积出一氮化硅层。接下来，利用光刻及蚀刻工艺，选择性地去除氮化硅层，以产生欲形成的晶体管的源极/漏极区域的图形。在图形化源极/漏极区域之后，蚀刻该衬底以形成沟渠。形成沟渠之后，在沟渠露出的表面上热生长一衬垫(liner)。衬垫氧化物(liner oxide)通常是在非常高温的氢氯酸(hydrochloric acid，HCl)环境下形成的。将如二氧化硅(SiO2)的绝缘材料覆盖(blanket)沉积在氮化物层以及沟渠中的衬垫氧化物上。剖光绝缘材料以形成一平坦表面。然后去除氮化物，只留下沟渠中的氧化物结构。浅沟渠隔离(STI)结构用于应变硅(strained silicon，SMOS)工艺中。利用SMOS工艺增加硅的载流子迁移率来提高晶体管(MOSFET)的性能，因而可降低阻抗与功耗，提升驱动电流、频率响应、和操作速度。应变硅通常是通过在一硅锗衬底或硅锗层上生长一硅层而形成。该硅锗衬底的硅锗晶格通常比纯硅晶格排列地较宽松，锗含量越高则间隙越宽松。因为硅晶格与较大的硅锗晶格对准排列，所以硅层中会产生拉伸应变(tensile strain)。实质上，硅原子被彼此拉开。松弛硅(relaxed silicon)具有含六个相等价带(valence band)的导带(conductive band)。硅所产生的拉伸应变会造成其中四个价带的能量上升，而两个价带的能量下降。受量子效应的影响，电子在通过低能带时有效重量降低百分之三十。如此，可使低能带对电子流提供较少的阻抗。除此之外，电子所遇到的硅原子核的震动能较少，使电子散射率比在松弛硅中的散射率小500至1000倍。因而，相对于松弛硅，应变硅的载流子迁移率(carrier mobility)大幅提升，可使电子迁移率提升至少80％、空穴迁移率提升至少20％。迁移率的提升可使电场维持至1.5兆伏/厘米(megavolts/centimeter)。这些因素可使器件在无须进一步减小器件尺寸的情况下，使速度增加35％、或在不降低性能的情况下减少25％的功耗。SMOS工艺中所使用的锗，会造成IC结构、层、与设备的锗沾污(germanium contamination)问题。特别是锗的脱气(outgassing)和外扩散(outdiffusion)会污染许多与制造设备相关的部件以及与已加工晶片相关的集成电路结构。而且，锗的脱气会不利地影响薄膜的形成。此外，锗的外扩散会造成锗累积(accumulation)或堆积(pile-up)在衬垫的界面处，进而造成STI结构的可靠度问题。锗的脱气问题在与浅沟渠隔离(STI)结构的衬垫相关的非常高温及HCl环境中特别显著。例如，传统的STI衬垫氧化物工艺使用约1000℃的温度，这会提高锗的脱气。因此，需要一种能在低温工艺中形成的STI衬垫。此外，需要一种能形成具有良好兼容性(compatibility)的高质量氧化物且不易受锗脱气影响的工艺。再者，需要一种形成SMOS沟渠衬垫的工艺。更甚者，需要一种不易受锗脱气影响的形成衬垫的工艺。更甚者，需要一种无需利用高温而热生长衬垫的STI工艺。
技术实现思路
例示性的实施例涉及一种制造集成电路的方法。该集成电路包括在一含锗衬底中的沟渠隔离区域。该方法包括在衬底上形成一氮化硅层，并选择性地蚀刻该氮化硅层以形成与沟渠隔离(STI)区域的位置相关的开孔(aperture)。该方法也包括在衬底中的该位置形成沟渠，并以低温工艺在衬底的沟渠中形成氧化物衬垫的步骤。另一例示性实施例涉及一种在半导体层中形成浅沟渠隔离区域的方法。该方法包括在该半导体层上提供硬掩膜层(hard mask layer)、在该硬掩膜层上提供光刻胶层(photoresist layer)、以及在光刻工艺中选择性地去除部分光刻胶层。该方法进一步包括去除一些位置处的硬掩膜层、在该硬掩膜层中的该位置下方形成沟渠、以紫外光工艺在该沟渠中形成衬垫。另一例示性实施例涉及一种在含锗层内的沟渠中形成衬垫的方法。该方法包括选择性地蚀刻该含锗层以形成沟渠以及以低温工艺在沟渠中提供衬垫。附图说明通过下列详细说明同时参照图式，可更充分了解例示性实施例，附图中的相同标号代表相同部分，其中图1是根据浅沟渠隔离工艺(STI)的例示性实施例的包含应变硅层、氧化层、硬掩膜层和光刻胶层的硅锗衬底的一部分剖面图；图2是图1所示部分的剖面图，显示了光刻图形化步骤；图3是图2所示部分的剖面图，显示了硬掩膜层的选择性蚀刻步骤；图4是图3所示部分的剖面图，显示了氧化层的选择性蚀刻步骤；图5是图4所示部分的剖面图，显示了应变硅层的选择性蚀刻步骤；图6是图5所示部分的剖面图，显示了锗硅衬底的选择性蚀刻步骤；图7是图6所示部分的剖面图，显示了低温形成衬垫的步骤；图8是图7所示部分的剖面图，显示了形成栅极的步骤；图9是图1所示部分的浅沟渠隔离工艺的整体方块图；图10是根据另一浅沟渠隔离工艺(STI)的例示性实施例的包含应变硅层、氧化层、硬掩膜层和光刻胶层的硅锗衬底的一部分剖面图；图11是图10所示部分的剖面图，显示了光刻图形化步骤；图12是图11所示部分的剖面图，显示了硬掩膜层的选择性蚀刻步骤；图13是图12所示部分的剖面图，显示了氧化层的选择性蚀刻步骤；图14是图13所示部分的剖面图，显示了应变硅层的选择性蚀刻步骤；图15是图14所示部分的剖面图，显示了锗硅衬底的选择性蚀刻步骤；图16是图15所示部分的剖面图，显示了半导体沉积步骤；图17是图16所示部分的剖面图，显示了形成衬垫的步骤；图18是图17所示部分的剖面图，显示了选择性去除衬垫的步骤；图19是图18所示部分的剖面图，显示了填充沟渠的步骤；图20是图19所示部分的剖面图，显示了形成栅极的步骤；图21是根据另一例示性实施例的在图10所示部分中的浅沟渠隔离工艺(STI)的整体方块图。具体实施例方式图1至图9是根据例示性实本文档来自技高网...

【技术保护点】
一种在含锗层的沟渠中形成衬垫的方法，该方法包括：选择性地蚀刻该含锗层以形成沟渠；以低温工艺在沟渠中提供一层绝缘材料；以及退火，以形成该衬垫。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：MV恩戈，相奇，PR贝赛尔，EN佩顿，林明仁，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：US[美国]