晶体管及其制造方法技术

本发明专利技术涉及一种晶体管及其制造方法。本发明专利技术的晶体管包括半导体衬底，其具有｛１００｝晶面构成的第一表面、高度比第一表面低的｛１００｝晶面构成的第二表面、以及连接第一表面与第二表面的｛１１１｝晶面构成的侧面。栅结构形成在第一表面上。外延层形成在第二表面和侧面上。杂质区邻近栅结构的两侧形成。杂质区具有｛１１１｝面构成的侧面，从而可防止杂质区之间产生的短沟道效应。

【技术实现步骤摘要】

本专利技术涉及一种。更加特别地，本专利技术涉及一种包括具有改善的特性的杂质区的晶体管及制造该晶体管的方法。
技术介绍
通常，半导体器件的晶体管包括形成在半导体衬底上的栅结构、以及设置在衬底的邻近栅结构两侧部分的源/漏区。该栅结构包括形成在衬底上的栅绝缘层图形、形成在栅绝缘层图形上的导电层图形、形成在导电层图形上的硬掩模层图形、以及形成在导电层图形侧壁上的隔离壁。导电层图形选择性地在衬底中形成沟道区，其电连接源区与漏区。源区向沟道区提供载流子，而漏区释放出由源区提供的载流子。在传统晶体管中，源/漏区与衬底之间的界面可能由于快速电子导致的热载流子现象而破坏。为防止热载流子现象，提出了形成具有弱掺杂漏(LDD)结构的源/漏区的方法。然而，在形成LDD结构的工艺中，在热处理杂质从而形成源/漏区的同时，杂质可能扩散到衬底中，因而减小沟道区宽度。随着半导体器件的高度集成，沟道区的宽度进一步减小。这称作短沟道效应。在沟道区的宽度减小时，邻近源区的耗尽层可以与邻近漏区的耗尽层电连接，使得可能在晶体管中发生穿通(punch-through)。穿通是尽管未向导电层图形施加阈值电压但载流子通过沟道区在源区与漏区之间移动的现象。在晶体管中发生穿通时，该晶体管可能完全失效。为防止LDD结构中的短沟道效应，美国专利No.6,599,803和美国专利No.6,605,498中公开了一种形成具有单漏(single drain)单元结构的半导体器件的方法。根据上述美国专利中公开的方法，在栅电极的两侧形成凹陷。在该凹陷中生长包括硅-锗的外延层，从而形成单漏单元结构。另外，在韩国专利特开公告No.2003-82820中公开了一种形成半导体器件的方法。根据上述韩国专利特开公告中公开的方法，在栅电极的两侧形成沟槽(trench)。在栅电极的侧壁之下该沟槽中形成包括绝缘材料的隔离壁。上述形成具有单漏单元结构的晶体管的传统方法可具有诸如相对低的电阻、陡峭的PN结、降低的热积累等一些优点。因此，传统的形成晶体管的方法可以应用于栅宽度低于约100nm的晶体管。然而，通过传统方法形成的晶体管还具有一些有待改进的特性，诸如更低的电阻、更陡峭的PN结等。因此，传统方法可能无法轻易地应用于栅宽度低于约10nm的高集成的晶体管。
技术实现思路
本专利技术提供一种高度集成的晶体管，该晶体管包括改善的结构，其具有出色的电学特性。本专利技术还提供一种形成晶体管的方法。根据本专利技术的一个方面，提供一种晶体管，其包括半导体衬底，该衬底具有{100}晶面的第一表面、高度比第一表面低的{100}晶面的第二表面、以及连接第一表面与第二表面的{111}晶面的侧面。栅结构形成在第一表面上。外延层形成在第二表面和侧面上。杂质区邻近栅结构的两侧形成。根据本专利技术的一个实施例，杂质区具有与半导体衬底的侧面基本相一致的侧面。或者，每个杂质区可以具有设置在栅结构中心部分与半导体衬底的侧面之间的侧面。根据本专利技术的另一实施例，环(halo)注入区形成在半导体衬底的与半导体衬底的侧面相接触的部分。环注入区防止掺杂到杂质区中的杂质扩散到半导体衬底中。根据本专利技术的另一方面，提供一种晶体管，其包括半导体衬底，该衬底具有{100}晶面的第一表面、位于第一表面两侧的{100}晶面的两第二表面、以及分别连接第一表面与第二表面的{111}晶面的两侧面。第二表面的高度比第一表面低。栅结构形成在第一表面上。两外延层分别形成在第二表面和侧面上。两杂质区分别形成在外延层中。在一个实施例中，隔离部件分别形成在栅图形的侧壁上。在一个实施例中，侧面位于隔离部件下。外延层可以包括硅-锗。在一个实施例中，杂质区基本包括侧面，杂质区包括半导体衬底的侧面与栅结构的中心部分之间的侧面。杂质区可以用碳、硼或磷掺杂。晶体管还可包括分别形成在半导体衬底的与半导体衬底的侧面接触的部分的环注入区，环注入区防止杂质区中的杂质扩散到半导体衬底中。环注入区可以包括与杂质区本质上不同的导电类型。在一个实施例中，外延层包括由{111}面的侧面朝方向生长的第一晶体结构和由{100}面的第二表面朝方向生长的第二晶体结构。外延层可以包括比半导体衬底的第一表面高的表面。根据本专利技术的又一方面，提供一种制造晶体管的方法。在该制造晶体管的方法中，提供半导体衬底，其包括{100}晶面的第一表面、高度比第一表面低的{100}晶面的第二表面、以及连接第一表面与第二表面的{111}晶面的侧面。栅结构形成在第一表面上。在第二表面和侧面上生长外延层。向外延层中注入杂质从而形成杂质区。在一个实施例中，形成栅结构包括在第一表面上形成栅绝缘层图形；以及在栅绝缘层图形上形成导电图形。该方法还可包括在导电层图形上形成硬掩模层图形。该方法还可包括在导电层图形的侧壁上形成隔离部件。侧面可位于隔离部件下。形成隔离部件可以包括在导电层图形的侧壁上形成第一隔离壁；以及在第一隔离壁上形成第二隔离壁。第一和第二隔离壁可以包括基本相同的材料。第一和第二隔离壁包括氮化物。在一个实施例中，第二表面和侧面通过部分蚀刻半导体衬底而形成。半导体衬底可以使用包括HCl、以及GeH4、SiH4和SiH2Cl2中的至少一种的蚀刻气体部分地蚀刻。半导体衬底可以在约500至700℃的温度部分地蚀刻。在一个实施例中，该方法还包括在部分地蚀刻半导体衬底前将环掺杂剂注入半导体衬底中从而形成初步环注入区；并且在部分地蚀刻半导体衬底期间部分地去除初步环注入区，从而形成与半导体衬底的侧面相接触的环注入区，环注入区防止杂质扩散到半导体衬底中。在一个实施例中，环掺杂剂包括与杂质区的导电类型基本不同的导电类型。在一个实施例中，外延层包括硅-锗。在一个实施例中，外延层包括由{111}面的侧面朝方向生长的第一晶体结构和由{100}面的第二表面朝方向生长的第二晶体结构。在一个实施例中，外延层包括比半导体衬底的第一表面高的表面。在一个实施例中，注入杂质与生长外延层同时进行。在一个实施例中，杂质包括碳、硼或磷。根据本专利技术的一个实施例，在蚀刻半导体衬底从而形成第二表面和侧面之前，将环掺杂剂注入半导体衬底中，从而形成初步环注入区。在蚀刻工艺期间部分地去除初步环注入区，从而形成与侧面相接触的环注入区，因而防止杂质扩散到半导体衬底中。根据本专利技术的另一个实施例，杂质在外延层生长的同时注入半导体衬底中。根据本专利技术的又一方面，提供一种制造晶体管的方法。在该制造晶体管的方法中，在半导体衬底的{100}晶面的表面上形成栅图形。在栅图形的侧壁上形成第一隔离壁。在第一隔离壁上形成第二隔离壁。部分地蚀刻半导体衬底邻近栅图形两侧的部分，从而形成暴露出部分栅图形、第一隔离壁和第二隔离壁的凹陷。该凹陷具有高度低于所述表面的{100}晶面的底面和连接所述表面与底面的{111}晶面的侧面。生长外延层从而填充凹陷。随后将杂质注入外延层中从而形成杂质区。在一个实施例中，侧面位于第一和第二隔离壁下。在一个实施例中，该方法还包括，在形成第二隔离壁前，使用第一隔离壁作为离子注入掩模将环掺杂剂注入半导体衬底中，从而形成初步环注入区；并且在形成凹陷期间部分地去除初步环注入区，从而形成与半导体衬底的侧面相接触的环注入区，环注入区防止杂质扩散到半导体衬底中。在一个实施例中，进行蚀刻部分半导体衬底使用包括HC本文档来自技高网...

【技术保护点】
一种晶体管，包括：半导体衬底，其具有｛１００｝面的第一表面、高度比所述第一表面低的｛１００｝面的第二表面、以及连接所述第一表面连接与所述第二表面的｛１１１｝面的侧面；栅结构，其形成在所述第一表面上；外延层，其形成在所 述第二表面和所述侧面上；以及杂质区，其邻近所述栅结构的两侧形成。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：上野哲嗣，申东石，李化成，李浩，李承换，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]