侧壁半导体晶体管及其制造方法技术

一种新颖晶体管结构及用于制造该结构的方法。该晶体管结构包括：（ａ）衬底；以及（ｂ）在所述衬底上的半导体区域，栅极介质区域，和栅极区域，其中所述栅极介质区域夹在所述半导体区域和所述栅极区域之间，其中所述半导体区域通过所述栅极介质区域与所述栅极区域电绝缘，其中所述半导体区域包括沟道区域和第一和第二源极／漏极区域，其中所述沟道区域夹在所述第一和第二源极／漏极区域之间，其中所述第一和第二源极／漏极区域与所述栅极区域对准，其中所述沟道区域和所述栅极介质区域（ｉ）共享基本上垂直于所述衬底的上表面的界面表面，以及（ｉｉ）不共享基本上平行于所述衬底的上表面的任何界面表面。

【技术实现步骤摘要】

本专利技术涉及半导体晶体管，更具体地说，涉及侧壁半导体晶体管。
技术介绍
在典型的半导体晶体管中，在晶体管的栅极接触区域和源极/漏极接触区域之间存在电容。希望减小这些电容。因此，需要一种新的晶体管结构，其中降低在晶体管的栅极接触区域和源极/漏极接触区域之间的电容。同样也需要用于制造这种新的晶体管结构的方法。
技术实现思路
本专利技术提供了一种半导体结构，包括(a)衬底；以及(b)在所述衬底上的半导体区域，栅极介质区域，和栅极区域，其中所述栅极介质区域夹在所述半导体区域和所述栅极区域之间，其中所述半导体区域通过所述栅极介质区域与所述栅极区域电绝缘，其中所述半导体区域包括沟道区域和第一和第二源极/漏极区域，其中所述沟道区域夹在所述第一和第二源极/漏极区域之间，其中所述第一和第二源极/漏极区域与所述栅极区域对准，其中所述沟道区域和所述栅极介质区域共享基本上垂直于所述衬底的上表面的界面表面，以及其中所述半导体区域和所述栅极介质区域不共享基本上平行于所述衬底的上表面的任何界面表面。本专利技术还提供了一种用于制造半导体结构的方法，包括以下步骤(a)提供衬底，半导体区域，栅极介质区域，和栅极区(block)，其中所述半导体区域，所述栅极介质区域，和所述栅极区在所述衬底上，其中所述栅极介质区域夹在所述半导体区域和所述栅极区之间，其中所述半导体区域通过所述栅极介质区域与所述栅极区电绝缘，其中所述半导体区域和所述栅极介质区域共享基本上垂直于所述衬底的上表面的界面表面，以及其中所述半导体区域和所述栅极介质区域不共享基本上平行于所述衬底的上表面的任何界面表面；以及(b)从所述栅极区形成栅极区域；以及(c)在所述半导体区域中形成第一和第二源极/漏极区域，其中所述第一和第二源极/漏极区域与所述栅极区域对准。本专利技术还提供了一种用于制造半导体结构的方法，包括以下步骤(a)提供衬底，半导体区域，栅极介质区域，和栅极区，其中所述半导体区域，所述栅极介质区域，和所述栅极区在所述衬底上，其中所述栅极介质区域夹在所述半导体区域和所述栅极区之间，其中所述半导体区域通过所述栅极介质区域与所述栅极区电绝缘，其中所述半导体区域和所述栅极介质区域共享基本上垂直于所述衬底的上表面的界面表面，以及其中所述半导体区域和所述栅极介质区域不共享基本上平行于所述衬底的上表面的任何界面表面；以及(b)从所述栅极区形成栅极区域；以及(c)利用包括所述栅极区域的掩模，以在所述半导体区域中形成第一和第二源极/漏极区域。本专利技术提供了一种新颖晶体管结构，其中降低了在晶体管的栅极接触区域和源极/漏极接触区域之间的电容。本专利技术还提供了用于制造这种新颖晶体管结构的方法。附图说明图1A-1G示出了根据本专利技术的实施例用于图解晶体管制造方法的半导体结构的透视图。图1H示出了根据本专利技术的实施例的图1G的半导体结构沿平面1H的顶视图。具体实施例方式图1A-1G示出了根据本专利技术的实施例用于图解晶体管制造方法的半导体结构100的透视图。具体，参考图1A，在一个实施例中，该方法从提供衬底110的步骤开始。在一个实施例中，衬底110可以包括如二氧化硅的介质材料。下一步，在一个实施例中，利用任意的常规方法在衬底110上形成半导体(如，硅，锗等)层120。下一步，在一个实施例中，通过例如热氧化在半导体层120上形成介质层130。下一步，在一个实施例中，通过例如化学气相沉积(CVD)在介质层130上形成氮化物140。下一步，在一个实施例中，通过例如光刻工艺在氮化物层140上形成构图的光致抗蚀剂层145。下一步，在一个实施例中，构图的光致抗蚀剂层145可以用作掩模以仅蚀刻掉氮化物层140的未覆盖部分，接着仅蚀刻掉介质层130的未覆盖部分，并且接着仅蚀刻掉半导体层120的未覆盖部分，随后移除构图的光致抗蚀剂层145。在图1B中示出了所得结构100。在这些蚀刻步骤后，半导体层120的剩余部分可以称为半导体区域120(图1B)。下一步，参考图1B，在一个实施例中，该方法继续在半导体区域120的侧壁122上形成栅极介质区域150的步骤。在一个实施例中，可以通过热氧化形成栅极介质区域150。下一步，参考图1C，在一个实施例中，在栅极介质区域150的侧壁152和衬底110上形成栅极区160。在一个实施例中，栅极区160可以包括多晶硅。在一个实施例中，可以通过在图1B的整个结构100上沉积多晶硅(未示出)栅极层并接着平面化栅极层的上表面直到氮化物层140的上表面142暴露于大气，来形成栅极区160。下一步，参考图1D，在一个实施例中，在氮化物层140上和栅极区160的一部分上形成沟道覆盖区170。在一个实施例中，沟道覆盖区170可以包括如二氧化硅的介质材料。在一个实施例中，可以通过光刻工艺形成沟道覆盖区170。下一步，在一个实施例中，利用例如光刻工艺在沟道覆盖区170和栅极区160上形成构图的光致抗蚀剂层175。下一步，在一个实施例中，构图的光致抗蚀剂层175可以用于仅蚀刻掉沟道覆盖区170的未覆盖部分，并随后仅蚀刻掉栅极区160的未覆盖部分，形成图1E中的结构100。在这些蚀刻步骤后，沟道覆盖区170的剩余部分称为沟道覆盖区域170。同样，在这些蚀刻步骤后，栅极区160的剩余部分称为栅极区域160。下一步，参考图1E，在一个实施例中，构图的光致抗蚀剂层175，沟道覆盖区域170，和栅极区域160(可以统称为区160，170，175)可以用作掩模，以在半导体区域120内形成延伸区域124a和124b。延伸区域124b在区160，170，175的后面，且为了简洁未在图1E中示出，而在图1H中示出。在一个实施例中，可以通过用箭头124’表示的延伸离子注入方法形成延伸区域124a和124b，所述箭头方向指示延伸离子轰击方向。在区域124a和124b中延伸杂质浓度的范围从1e19cm-3(也就是1019原子/厘米3)到5e20cm-3(也就是5×1020原子/厘米3)。对于n型MOSEFET，n型杂质，如As(砷)和/或P(磷)可以用于延伸注入。对于p型MOSEFET，p型杂质，如B(硼)和/或In(铟)可以用于延伸注入。在一个实施例中，可以在延伸注入工艺后进行延伸退火工艺。下一步，在一个实施例中，区160，170，175可以再次用作掩模以在半导体区域120中形成晕圈(halo)区域126a和126b。晕圈区域126b在区160，170，175后面且为了简洁未在图1E中示出，而在图1H中示出。在一个实施例中，可以通过用箭头126’表示的晕圈离子注入工艺形成晕圈区域126a和126b，所述箭头方向也指示晕圈离子轰击方向。在区域126a和126b中的晕圈杂质浓度的范围从5e17cm-3到1e19cm-3。对于n型MOSEFET，p型杂质，例如B和/或In，可以用于晕圈注入。对于p型MOSEFET，n型杂质，例如As和/或P可以用于晕圈注入。在一个实施例中，可以在晕圈离子注入工艺后进行晕圈退火工艺。下一步，在一个实施例中，移除构图的光致抗蚀剂层175。下一步，参考图1F，在一个实施例中，在沟道覆盖区域170和部分栅极区域160的侧壁上形成栅极隔离层180a和180b。在一个实施例中，可以通过在图1E的整个结构100(移除了构图的光致本文档来自技高网...

【技术保护点】
一种半导体结构，包括：（ａ）衬底；以及（ｂ）在所述衬底上的半导体区域，栅极介质区域，和栅极区域，其中所述栅极介质区域夹在所述半导体区域和所述栅极区域之间，其中所述半导体区域通过所述栅极介质区域与所述栅极区域电 绝缘，其中所述半导体区域包括沟道区域和第一和第二源极／漏极区域，其中所述沟道区域夹在所述第一和第二源极／漏极区域之间，其中所述第一和第二源极／漏极区域与所述栅极区域对准，其中所述沟道区域和所述栅极介质区域共享 基本上垂直于所述衬底的上表面的界面表面，以及其中所述半导体区域和所述栅极介质区域不共享基本上平行于所述衬底的上表面的任何界面表面。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：朱慧珑，LA克莱文格，OH多库马奇，KA库马尔，CJ拉登斯，D奇丹巴拉奥，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]