线状元件制造技术

线状ＭＩＳＦＥＴ的特征是具有柔软性与可挠性、并可形成任意形状的集成电路，常见的构造为源极区与漏极区并列配置的结构。然而，因为决定ＭＩＳＦＥＴ的电性通道长度由沿着圆柱形栅极绝缘区的源极区与栅极区间的距离来决定，故难以提高通道长度的细微化与再现性。因此，本发明专利技术提供一种在源极区与漏极区间设置由通道区组成的半导体区，形成ＭＩＳＦＥＴ结构。间隔着栅极绝缘区对半导体区施加控制电压，控制在源极区与漏极区间流动的电流。由于此通道长度决定于半导体区的膜厚，因此可提高通道长度的细微化与再现性。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术是一种线状体MISFET组成的线状元件。
技术介绍
在一根线中，形成电路元件的线状元件及利用线状元件制作的集成电路，具有柔软性与可挠性。可制成各种具有任意形状的装置。第6图所示为形成电路元件MISFET线状元件的立体图。此元件的剖面中心具有栅极电极201，其外侧依序形成有栅极绝缘区202、源极区203、漏极区204与半导体区205。对栅极电极201施加控制电压，并控制源极区与漏极区间的半导体区205通道中所流动的电流。
技术实现思路
专利技术所解决的课题第6图所示
技术介绍
MISFET中，通道长度由沿着绝缘区202表面的源极区203与漏极区204间的距离L决定。因此，通道长度的加工精度取决于配置在栅极电极和栅极绝缘区线状元件上的源极区203、及漏极区204的位置精确度。线状MISFET的制造方法是把栅极电极、栅极绝缘区、源极区、漏极区与半导体区为原料的凝胶状高分子材料同时送入控制电路元件的剖面形状的模具中，然后挤出、形成线状后进行固化。然而，此方法因为凝胶状高分子材料的黏度与热膨胀率不均匀，使得通道长度的均一性与再现性无法提高。另外、也有将栅极电极/栅极绝缘区、源极区和漏极区分别形成线状体，并将各线状体捆绑而形成如第6图所示构造的制造方法。但由于通道长度与捆绑处理之位置精度相关，故无法提高至高精确度。因此，任一种方法都仅能将通道长度微小化至约1μm，但难以更进一步将通道长度缩小以提高高频特性与集成度。用以解决课题的手段本专利技术提出一种由MISFET组成的线状元件结构，包括在元件区剖面之径向上，在源极区与漏极区间设置作为通道区的膜状半导体区，并使半导体区与部分栅极绝缘区产生接触。本专利技术(1)提出一种线状元件，具有栅极电极、栅极绝缘区、源极区、漏极区与半导体区，其特征在于在元件区剖面之径向上，于单一或复数源极区、与单一或复数漏极区间设置半导体区，并使上述半导体区与部分栅极绝缘区产生接触。本专利技术(2)根据上述专利技术(1)线状元件，其中栅极电极、与栅极绝缘区系配置于源极区与漏极区之内侧或外侧。本专利技术(3)系根据上述专利技术(1)或上述专利技术(2)线状元件，其中心为中空区、导体区、栅极电极、源极区、漏极区、是与上述栅极绝缘区不同的绝缘区或与上述半导体区不同的半导体区。本专利技术(4)根据上述专利技术(1)至上述专利技术(3)的线状元件，其中在构成上述线状元件的线状体长度方向上，间隔隔离区来设置复数元件区。本专利技术(5)系根据上述专利技术(1)至上述专利技术(4)之线状元件，其中构成上述线状元件之栅极电极、栅极绝缘区、源极区、漏极区、与/或半导体区系以包括有机半导体或导电性高分子之材料所形成。专利技术效果1.由于本专利技术的MISFET结构在元件区剖面的径向上，在源极区与漏极区间设置作为通道的半导体区结构，通道长度决定于半导体区的膜厚，因此，可提高通道长度的微小化、再现性和均一性。2.若在线状元件的中心形成中空区域，可减轻形成线状元件的线状体重量。若形成导体区，可降低线状元件的电极阻抗或配线阻抗。若形成绝缘区，可容易形成线状体上的多个线状元件的电性隔绝。此外，若形成半导体区，可在线状体的中心形成例如包括由PN接合组成的二极管(管)。3.在线状元件的长度方向上形成复数MISFET时，可易于制造包括线状元件的集成电路，也可以提高集成度的效果。4.由有机半导体或导电性高分子材料形成栅极电极、栅极绝缘区、源极区、漏极区、与/或半导体区，可降低材料成本与简化制造流程，降低了制造成本。附图说明第1(a)至(f)图所示为本专利技术的线状元件立体图。第2(a)与(b)图所示为本专利技术的由多个线状元件组成的线状体立体图。第3(a)至(c)图所示为本专利技术的线状元件剖面图。第4(a)图所示为本专利技术的线状元件制造装置的正面图；第4(b)图所示为用以制造本专利技术的线状元件的模具平面图。第5图所示为本专利技术线状元件的电性。第6图所示为
技术介绍
的线状元件立体图。附图标记说明如下31-中心区域； 47、50、57、62-元件区；49、59、61-隔离区；60-源极汲取电极；48、58-漏极汲取电极； 101-压出机；102-原料1容器；103-原料2容器；104-原料3容器；105、110-模具；106-线状体； 107-滚轮；108-掺杂处理装置； 109-电极形成处理装置； 5、9、15、19、29、36、45、55、85、204-漏极区；3、11、13、21、27、34、43、53、83、203-源极区；1、7、17、23、25、32、41、51、81、201-栅极电极；4、10、14、20、28、35、44、54、84、205-半导体区；2、8、16、22、26、33、42、52、82、202-栅极绝缘区；6、12、18、24、30、37、46、56、86、206-表面保护区。具体实施例方式以下将针对本专利技术的最佳实施型态作说明，并明确本专利技术用词定义。而作为本专利技术优先权的基础为日本专利申请案第2002-131011号说明书的内容，并会一起并入本说明书中。另外，本专利技术的专利范围并不受限于下列之最佳型态(构造、形状与材料等)。所说的「元件区剖面内的直径方向」是指由线状元件的剖面中心起到外侧的方向。所说的「单一或复数源极区与单一或复数漏极区之间」是指由线状元件的剖面中心起至单一或复数源极区与至单一或复数漏极区之间的距离不同，(即该距离间可设置半导体区)。在此，若是存在有复数源极区与/或漏极区时，由中心至同种类区域间的距离最好相同，但全部或部分同类区域间的距离也可以不同。此外，若是存在有复数源极区与/或漏极区时，任意源极区或漏极区与对应之源极区或漏极区可为同一径向亦可为不同径向。(线状元件构造)首先，对照图中所示的具体例，以对本专利技术的线状元件结构作说明。第一具体例第1(a)图为第一具体例的线状元件立体图。本专利技术之第一具体例的线状元件的配置为，从线状元件剖面内起以线状栅极电极1为中心，朝其外侧方向依序配置栅极绝缘区2、源极区3、半导体区4、漏极区5与绝缘性之表面保护区6。而且，还可将源极区3分割成多个线状体，使部分栅极绝缘区2与半导体区4产生接触。(线状MISFET的作用)对栅极电极施加栅极电压时，于上述栅极绝缘区与半导体区接触之情况下，上述栅极电压会作用于半导体区。在N型MISFET时，以半导体区之电位为基准，当对栅极电极施加正栅极电压时半导体区中会积蓄导电载体的电子，提高了作为通道的源极区与漏极区间半导体区的电导率，且可以施加栅极电极的栅极电压来控制流动于源极区与漏极区间的电流。在P型MISFET时，以半导体区的电位为基准，对栅极电极施加负栅极电压时，半导体区中会积蓄导电载体的空穴(hall)，提高了作为通道源极区与漏极区间之半导体区的电导率，而且可以施加于栅极电极之栅极电压来控制流动于源极区与漏极区间的电流。如第1(a)图中W所示，MISFET的通道宽度由形成线状元件的线状体的长度方向的长短来决定。另一方面，MISFET之通道长度为第1(a)图中L所示，其决定于半导体区4的膜厚。因此，通道长度的加工精度取决于半导体区4的膜厚(即源极区与漏极区之间的距离)的加工精度。不论是以压出糊状高分子以形成线状元件的制造方法还是捆绑线状体以形成线状元件的制造方法，在技术背景中、膜厚本文档来自技高网...

【技术保护点】
一种线状元件，其特征在于，在具有栅极电极、栅极绝缘区、源极区、漏极区与半导体区的线状元件。在元件区剖面的径向上，在单一或复数源极区和单一或复数漏极区之间设置半导体区，并使上述半导体区与部分栅极绝缘区产生接触。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：笠间泰彦，表研次，
申请(专利权)人：理想星株式会社，
类型：发明
国别省市：JP[日本]