半导体存储装置及生产方法制造方法及图纸

一种电荷捕获存储单元的阵列和多条平行字线以及横穿字线的多条平行位线被排列在衬底表面。栅电极被定位在字线和位线之间并且在沿着字线的方向按它们的序列，被交替连接到两条相邻字线中的一条。

【技术实现步骤摘要】

本专利技术涉及特别适用于NROM存储器的半导体存储装置以及一种相关生产方法。
技术介绍
电可编程可擦除的非易失性存储单元可以实现为电荷捕获存储单元，它包括绝缘材料存储层序列。在该层序列中，存储层被安排在比该存储层具有更大能带间隙的限制层之间。该存储层序列被安排在位于半导体块体内的沟道区和栅电极之间，该栅电极设置在沟道区之上并被提供用来通过所施加的电压控制该沟道。通过沟道区从源极移动到漏极的载荷子被加速并且获得足够的能量以便能够通过下方的限制层并在存储层中被捕获。该被捕获的载荷子改变单元晶体管结构的阈值电压。依靠施加合适的读取电压可以读取不同的编程状态。电荷捕获存储单元的例子是SONOS存储单元，其中每一个限制层是氧化物并且存储层是半导体材料(通常是硅)的氮化物。由B.Eitan等人发表在IEEE Electron Device Letters第21卷、第543到545页(2000)中的名为“NROMa Novel Localized Trapping，2-Bit NonvolatileMemory Cell”的公开中描述了一种具有氧化物、氮化物以及氧化物的存储层序列的电荷捕获存储单元，该存储单元特别适合于用与编程电压相反的读取电压操作(反向读取)。该氧化物-氮化物-氧化物层序列被特别设计用于避免直接隧穿形式以及确保所捕获载荷子的垂直保持。氧化物层被指定具有超过5nm的厚度。2位信息可以被存储在每一个存储单元中。存储产品的典型应用需要存储单元的稳定小型化。依靠收缩单元结构或者依靠增加可以存储在一个存储单元晶体管结构中的位的数目，可以获得单个存储单元所需的面积的减少。如果存储单元晶体管被安排在形成于半导体衬底表面的沟槽中，可以减少存储单元阵列的面积。这样的安排提供包含比平面晶体管更大的沟道长度的U型晶体管沟道。在上述的电荷捕获存储单元的情况下，这是特别有利的。电荷捕获存储单元的编程通过相对高的漏栅电压实现。通过足够大的沟道长度，避免了源漏极之间的击穿。另一方面，击穿也可以在相邻的单元晶体管之间发生。这限制了存储单元排列的可能的最小间距。另一问题是雪崩热电子注入到相邻单元晶体管的存储层中。这是由于编程发生的同时高电压也被施加到两个相邻的晶体管的字线。
技术实现思路
一方面，本专利技术旨在改进包含U型单元晶体管的存储单元阵列，以避免相邻单元晶体管的不希望的编程。另一方面，本专利技术涉及适合于制造根据本专利技术的存储装置的方法。根据本专利技术的存储装置的存储单元阵列包括这样的布局，其中在编程过程中不同的字线电压施加到相邻单元晶体管。该布局的电连接通过特别适合的方法步骤的序列产生。该半导体存储装置包括具有主表面的半导体衬底、以行和列排列在该表面上的存储单元的阵列、沿着行平行排列且彼此相隔一定距离的字线、横穿字线的沿着列平行排列且彼此相隔一定距离的位线，每一个存储单元包括位于主表面处的源/漏区、布置在源极和漏极之间的主表面的凹进中的栅电极、布置在栅电极和衬底之间的栅极电介质、以及至少存在于栅电极和源/漏区之间的存储层。提供栅互连以将每一个栅电极电连接到相邻的两条字线中的一条，这些连接布置方式使得沿着每一行以其顺序，栅电极被相继交替地连接到相邻的字线中的一条。用于生产半导体存储装置的方法，包括步骤提供具有主表面的半导体衬底；蚀刻进所述的表面内以形成平行并且彼此相隔一定距离的沟槽；用电绝缘材料填充所述的沟槽以形成绝缘区；施加至少一个导电字线层以及顶部字线绝缘，它们被构造以形成字线；施加绝缘材料隔离物以形成侧向字线绝缘；执行掺杂剂的注入以形成自对准所述字线的源/漏区；施加至少一个导电位线层和顶部位线绝缘，它们被构造以形成横穿所述字线的位线；施加绝缘材料隔离物以形成侧向栅绝缘；在所述字线和所述位线之间蚀刻凹进进入所述主表面；在所述凹进内的表面上施加包括存储层的栅极电介质；将提供给栅电极的导电材料沉积到所述凹进中；施加电绝缘材料覆盖层到所述位线之间的空间；在一些区域中的覆盖层内形成开口，所述区域中的每一个环绕栅电极之一的上表面的至少一部分区域以及相邻字线的导电字线层的上表面的至少部分区域；以及用导电材料填充所述开口以形成接触所述上表面的栅互连，所述开口的布置方式使得在字线方向上彼此连续的栅电极通过所述栅互连交替连接到两条相邻字线中的一条。本专利技术的这些和其他目的、特征以及优点在下面的附图的简要描述、详细描述以及所附权利要求和附图中将变得明显。附图说明为了更完整地理解本专利技术以及其优点，下面的描述将参考并结合附图，其中图1示出了穿过该存储装置的优选实施例的平面横截面。图2示出了在图1中指示的沿着图1的实施例的位线的第一横截面。图3示出了在图1中指示的相邻位线之间的第二横截面。图4示出了在图1中指示的垂直于图2和3的横截面的第三横截面。图5示出了根据图2和3的优选生产方法的第一半成品的横截面。图6示出了根据图5的第二半成品的横截面。图7示出了根据图6的第三半成品的横截面。图8示出了栅电极形成后根据图7的横截面。具体实施例方式图1示出了该存储装置的优选实施例的平面横截面。字线1沿着存储单元的行方向彼此相隔一定距离地平行排列。位线2沿着存储单元阵列的列横穿字线、平行并彼此间隔一定距离延伸。由于仅仅位线2的下部属于图1的横截面，位线的排列利用虚线作为隐蔽轮廓示出。位线的隐蔽部分位于该装置的上层中，在图1的制图平面后面。在图1的横截面水平之上，也有栅互连4，由被虚线环绕的阴影区域示出。该阴影仅仅用来突出这些区域以及用来帮助更好的把它们与图中的其他细节区分开。因此，可以清楚的看到栅互连4部分排列在字线1之上且部分在位于字线之间以及位线之间的区域之上。在这些中间区域中，布置了栅电极3，其被横向栅绝缘6环绕。横向字线绝缘5以及横向栅绝缘6使字线、位线以及栅电极彼此电绝缘。图1示出了本专利技术装置的进一步的基本特征。栅互连4布置成使得沿着存储单元的每一行，栅电极相继交替连接到相邻字线中的一条。在字线以及栅电极的上表面上应用栅互连4是获取所述的连接方案的优选布置以及最合适的方式。图2示出了在图1中指示的沿着位线中的一条的第一横截面。半导体材料的衬底7设有绝缘区8，绝缘区8作为平行带布置于字线下的半导体块体中。优选地字线至少包括可以是导电掺杂多晶硅的第一字线层10，以及减少了迹线电阻并且可以由硅化钨形成的第二字线层11。该字线嵌入电绝缘材料中，该电绝缘材料由被用作侧壁隔离物的横向字线绝缘5以及顶部字线绝缘12形成。该横向字线绝缘5以及顶部字线绝缘12可以是，例如，氮化硅或者氧化硅。在带状绝缘区域8之间，衬底7的上层被掺杂以形成源/漏区13。位线布置成横跨字线。优选地位线至少包括例如是掺杂多晶硅的第一位线层14、例如是硅化钨的第二位线层15以及例如是氮化硅的顶部位线绝缘16。第一位线层14被应用在源/漏区13上以形成源/漏接触。图3示出了在图1中指示的与图2的横截面共面的第二横截面，但是位于相邻的两条位线之间。在该横截面中示出的衬底7、绝缘区8、字线以及横向字线绝缘5与图2中的具有相同的形状。源/漏区仅仅出现在位线下。在根据图3的横截面中，字线之间的空间被向下到达绝缘区8之间的区域的栅电极3占据。该栅电极3通过栅极电介质与半导体材料绝缘，该电介质将栅电极与位于制图本文档来自技高网...

【技术保护点】
半导体存储装置，包括：具有主表面的半导体衬底；在所述主表面上以行和列排列的存储单元的阵列；沿所述行平行且彼此相距一定距离排列的字线；沿着横穿所述字线的所述列平行且彼此相距一定距离排列的位线；每一个所述 存储单元包括位于所述主表面处的源／漏区、布置在所述源／漏区之间的所述主表面的凹进中的栅电极、布置在所述栅电极和所述衬底之间的栅极电介质、以及至少存在于所述栅电极和所述源／漏区之间的存储层；栅互连，其提供用来将所述栅电极的每一个电连接 到所述字线中相邻的两条中的一条；以及通过所述栅互连的所述栅电极和所述字线的连接以如下方式布置：沿着每一所述行，所述栅电极被相继交替地连接到所述相邻的两条字线中的一条。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：F霍夫曼，M施佩希特，J卢伊肯，
申请(专利权)人：英飞凌科技弗拉斯有限责任两合公司，
类型：发明
国别省市：DE[德国]