一种边界扫描电路制造技术

本实用新型专利技术公开了一种边界扫描电路，包括：测试访问端口控制器，为边界扫描链提供待测数据，并接收边界扫描链输出的测试结果；用户自定义寄存器，为多个复用器提供选择控制信号；其中边界扫描链具有串联而成的多个级，每个级包括扫描子链、扫描旁路寄存器以及复用器，复用器根据选择控制信号来确定输入数据的输出方式；上一级边界扫描链的复用器的输出端分别与下一级边界扫描链的扫描子链和扫描旁路寄存器的输入端相连接。本实用新型专利技术的边界扫描电路能够支持多种封装测试场景，提高测试覆盖率，降低测试成本。降低测试成本。降低测试成本。

【技术实现步骤摘要】
一种边界扫描电路


[0001]本技术涉及半导体数字集成电路设计和测试领域，尤其涉及一种适用于多种封装测试场景的边界扫描电路。

技术介绍

[0002]随着数字集成电路的规模越来越大，芯片管脚的数目急剧增加，印制电路板在制作规模上朝着小、微、薄的方向发展，传统使用万用表和示波器下探针的集成电路测试方法(简称ICT)已不能满足高密度的芯片引脚测试。随后，一种新的引脚测试技术发展起来，联合测试行为组织(Joint Test Action Group，JTAG)将其定义为边界扫描测试(boundary scan test)，并命名为IEEE 1149.1规范，JTAG标准。边界扫描测试主要是通过在芯片的每个输入输出管脚和内部逻辑之间插入一个边界扫描单元(boundary scan cell)以及一些附加的测试控制逻辑来实现。边界扫描测试具有两大优点：一个优点是方便芯片的故障定位，迅速准确地测试两个芯片管脚的连接是否可靠，提高测试检验效率；另一个优点是具有JTAG接口的芯片，内置预先定义的功能模式，通过边界扫描通道使芯片处于某个特定的功能模式，以提高系统控制的灵活性和方便系统设计。
[0003]为了适应多种芯片产品的应用，使同一个芯片设计方案满足不同的封装需求，在芯片多种封装设计中，需要考虑板级测试上对边界扫描测试的不同需求，使同一个边界扫描电路能够支持多种封装应用场景，因此亟需提供一种灵活的、可调整的边界扫描链(boundary scan chain)。然而，在多种封装的应用背景下，现有技术在提高测试覆盖率与减少测试成本两方面始终难以权衡，因此尚不存在一种同时保证高测试覆盖率与降低测试成本的边界扫描测试方案。

技术实现思路

[0004]有鉴于此，本技术提供了适用于多种封装的边界扫描电路，在不增加额外的管脚的前提下，提高测试覆盖率并降低测试成本，满足多种使用场景的要求。
[0005]本技术一方面提供了一种边界扫描电路，包括：
[0006]测试访问端口控制器，与边界扫描链相连接，用于为所述边界扫描链提供待测试的串行输入数据，并接收所述边界扫描链输出的串行测试结果数据；
[0007]用户自定义寄存器，用于为多个复用器的选择端提供选择控制信号；
[0008]边界扫描链，具有串联而成的多个级，其中每个级进一步包括：
[0009]扫描子链，包括串联而成的多个边界扫描单元，每个边界扫描单元对应于一个或多个焊盘；
[0010]扫描旁路寄存器，分别与所述扫描子链并联连接；
[0011]复用器，其输入端分别与所述扫描子链和扫描旁路寄存器的输出端相连接，用于根据所述选择控制信号来确定所述串行输入数据的输出方式；
[0012]其中，第一级边界扫描链的扫描子链和扫描旁路寄存器的输入端接收所述待测试
的串行输入数据，每一级边界扫描链的复用器的输出端分别与下一级边界扫描链的扫描子链和扫描旁路寄存器的输入端相连接，将最后一级边界扫描链的复用器的输出作为所述串行测试结果数据。
[0013]优选地，所述测试访问端口控制器具有测试信号输入端和测试信号输出端，所述测试信号输入端为所述边界扫描链提供待测试的串行输入数据，所述测试信号输出端接收所述边界扫描链所输出的串行测试结果数据。
[0014]优选地，所述扫描子链在同一级的复用器的选择控制信号为第一预设信号时，接收所述测试信号输入端的输入数据，并将自身的数据输出到测试信号输出端。
[0015]优选地，所述扫描旁路寄存器用于在同一级的复用器的选择控制信号为第二预设信号时，接收所述测试信号输入端的输入数据，并将自身的数据输出到测试信号输出端。
[0016]优选地，所述用户自定义寄存器与用户输入信号相关联，以根据封装需求来设置每一级的复用器的选择控制信号。
[0017]优选地，当所述封装需求指定需要对第一焊盘进行扫描测试时，确定所述第一焊盘所在的第一扫描子链，将所述第一扫描子链连接于所述边界扫描链中。
[0018]优选地，当所述封装需求指定不需要对第二焊盘进行扫描测试时，确定所述第二焊盘所在的第二扫描子链，将所述第二扫描子链从所述边界扫描链中旁路。
[0019]优选地，所述扫描旁路寄存器包括旁路使能信号端，其中旁路使能信号与同一级复用器的选择控制信号具有相同的输入端。
[0020]优选地，所述边界扫描单元的类型根据对应焊盘的方向或属性来选择。
[0021]优选地，同一级扫描子链中所包括的边界扫描单元对应于具有相同封装需求的焊盘。
[0022]可以看出，与传统边界扫描电路相比，本技术的边界扫描测试电路可控性更强，仅采用固定数量的串行测试数据端口(TDI/TDO)即可得到满足多种封装场景的边界扫描电路，实现了不同封装下所有封装出的PAD全覆盖，同时，不封装出的PAD也不会出现在该场景下的边界扫描链上，有效缩短了测试时间，降低测试成本。
附图说明
[0023]为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0024]图1为本技术所述的多条边界扫描测试链的结构示意图。
[0025]图2为本技术所述的单条边界扫描测试链的结构示意图。
[0026]图3为本技术所述的适用多种封装的边界扫描测试电路的结构示意图。
[0027]图4为本技术所述的扫描子链bscan chain内部结构示意图。
[0028]图5为本技术所述的扫描旁路寄存器bscan bypass segment的内部结构示意图。
[0029]图6为本技术所述的边界扫描测试电路的实现方法和测试过程流程图。
具体实施方式
[0030]为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案做详细的说明。
[0031]应当明确，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例，为了更加清楚说明本技术，在以下的具体实施例中描述了众多技术细节，本领域技术人员应当理解，没有其中的某些细节，本技术同样可以实施。另外，为了凸显本技术的主旨，涉及的一些本领域技术人员所熟知的方法、手段、零部件及其应用等未作详细描述，但是，这并不影响本技术的实施。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本技术保护的范围。
[0032]本技术旨在根据芯片所有封装测试场景，分析各个PAD的类型和封装信息，采用分段旁路部分边界扫描链，实现整个芯片边界扫描链电路，进而在各种封装测试场景下，支持灵活选择边界扫描链的内容和长度，以满足各种测试需求。
[0033]实施例一
[0034]为了适应多种本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种边界扫描电路，其特征在于，包括：测试访问端口控制器，与边界扫描链相连接，用于为所述边界扫描链提供待测试的串行输入数据，并接收所述边界扫描链输出的串行测试结果数据；用户自定义寄存器，用于为多个复用器的选择端提供选择控制信号；边界扫描链，具有串联而成的多个级，其中每个级进一步包括：扫描子链，包括串联而成的多个边界扫描单元，每个边界扫描单元对应于一个或多个焊盘；扫描旁路寄存器，分别与所述扫描子链并联连接；复用器，其输入端分别与所述扫描子链和扫描旁路寄存器的输出端相连接，用于根据所述选择控制信号来确定所述串行输入数据的输出方式；其中，第一级边界扫描链的扫描子链和扫描旁路寄存器的输入端接收所述待测试的串行输入数据，每一级边界扫描链的复用器的输出端分别与下一级边界扫描链的扫描子链和扫描旁路寄存器的输入端相连接，将最后一级边界扫描链的复用器的输出作为所述串行测试结果数据。2.根据权利要求1所述的边界扫描电路，其特征在于，所述测试访问端口控制器具有测试信号输入端和测试信号输出端，所述测试信号输入端为所述边界扫描链提供待测试的串行输入数据，所述测试信号输出端接收所述边界扫描链所输出的串行测试结果数据。3.根据权利要求2所述的边界扫描电路，其特征在于，所述扫描子链在同一级的复用器的选择控制信号为第一预设信号时，接收所述测试信...

【专利技术属性】
技术研发人员：唐莉芳，
申请(专利权)人：成都海光集成电路设计有限公司，
类型：新型
国别省市：