制造半导体器件的方法以及由所述方法获得的半导体器件技术

本发明专利技术涉及一种制造半导体器件的方法，该半导体器件包括衬底（１）和半导体主体（２），在该半导体主体中，形成至少一个半导体元件，其中，在该半导体主体（２）中如下形成半导体岛（３）：通过在半导体主体（２）的表面中形成第一空腔（４），所述第一空腔的壁由第一电介层（６）覆盖，其后借助于经由第一空腔（４）底部的钻蚀来除去半导体主体（２）的横向部分，由此在半导体主体（２）中形成空腔（２０），在该空腔上形成半导体岛（３），并且其中，在半导体主体（２）的表面中形成第二空腔（５），所述第二空腔的壁由第二电介质层覆盖，并且覆盖有第二电介质层的壁之一形成半导体岛（３）的侧壁。根据本发明专利技术，选择相同的电介质层（６）用于第一和第二电介质层，选择第二空腔（５）的横向尺寸和电介质层（６）的厚度使得第二空腔（５）基本上完全由电介质层（６）填充，并且选择第一空腔（４）的横向尺寸使得第一空腔（４）的壁和底部设有由电介质层（６）构成的均匀涂层。以这种方式，可以利用最少量的（掩模）步骤来形成与其环境隔离的半导体岛（３）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及制造半导体器件的方法，该半导体器件包括衬底和半导体主体，在该半导体主体中，形成至少一个半导体元件，其中，在该半导体主体中如下形成半导体岛通过在半导体主体的表面中形成第一凹槽，该第一凹槽壁由电介层覆盖，其后经由第一凹槽的底部借助于钻蚀(underetch)来除去半导体主体的横向部分，由此在半导体主体中形成空腔，在该空腔上形成半导体岛，并且其中，在半导体主体的表面中形成第二凹槽，所述第二凹槽壁由另一电介质层覆盖，并且将覆盖有另一电介质层的第二凹槽壁之一用于形成半导体岛的侧壁。这种方法还特别适合用于制造例如包括集成功率器件的半导体器件。位于半导体岛内的半导体主体的部分则可以包括例如MOS(金属氧化物半导体)晶体管，而位于半导体岛外部的半导体主体部分可以包括一个或多个双极性晶体管。从在2000年10月11日公开的编号为EP 1043769的欧洲专利说明书中获知一种在开篇段落所提及的方法类型。在所述文献中，给出了一种方法，在该方法中，在包括其上存在外延硅层的硅衬底的硅半导体主体中，通过利用绝缘层覆盖采取形成在半导体主体中的两个平行的所谓沟槽的形式的两个凹槽的壁来形成硅半导体岛。通过从沟槽底部进行蚀刻和钻蚀，在所述沟槽之间形成硅半导体岛。在沟槽的端面处，在半导体主体中形成采取LOCOS(硅的局部氧化)区(例如参见图8)形式的隔离区或所谓的沟槽隔离区(例如参见图9)。因此，在这些侧面上限制所形成的半导体岛并由二氧化硅的区域支撑。描述了如何在沟槽隔离区的情况下，首先通过蚀刻形成这些隔离沟槽，其后用隔离层覆盖其壁且随后用多晶硅填充这些沟槽。接着，如对其中应用LOCOS隔离区的情形的描述产生将要形成的半导体岛的任一侧面上的沟槽。该公知方法的缺点是由于其包括许多步骤而比较耗时。结果，该方法相对较昂贵，而且有用器件的产量也受到不利的影响。因此，本专利技术的目的是提供一种在开篇段落中所提及类型的方法，其由于包含较少的步骤而比较便宜。为了实现该目的，根据本专利技术在开篇段落中所提及类型的方法的特征在于对于电介质层和另一电介质层使用相同的电介质层，将第二凹槽的横向尺寸和电介质层的厚度选择成使得第二凹槽被电介质层基本上完全填充，并且将第一凹槽的横向尺寸选择成使得通过电介质层为第一凹槽的壁和底部提供均匀的涂层。本专利技术首先基于这样的认识对于第一和第二凹槽的壁的隔离可以使用相同的隔离层。这已经导致工艺的简化。本专利技术还基于这样的认识适当地选择电介质层的厚度和第二凹槽的宽度能够使后者在电介质层的沉积工艺过程中被完全填充。这导致工艺的进一步简化。实际上，所述选择意味着将第二凹槽的宽度选择成使其包括将要沉积的电介质层的厚度的大约两倍或(略微)低于两倍。将第一凹槽的宽度选择成使其大到该凹槽的壁和底部被电介质层均匀覆盖，而该凹槽的形状不会受到不利的影响并且该凹槽不被电介质层填充。由此，在该第一凹槽中，借助于各向异性蚀刻工艺来形成电介质层覆盖壁的部分，在该各向异性蚀刻工艺中，再次除去电介质层的平坦部分，例如在第一凹槽底部的部分，而第一凹槽的壁仍保留用电介质层的部分覆盖。本专利技术最后基于这样的认识在这种各向异性蚀刻工艺中第二凹槽内的电介质层不被腐蚀或至少不被显著地腐蚀。因此根据本专利技术的方法可以包括相对较少的步骤并且带来高产量。因此，在根据本专利技术的方法的优选实施中，在第一和第二凹槽形成之后，将电介质层施加在半导体主体的整个表面上，其后借助于各向异性蚀刻再次除去电介质层的平坦部分。优选地，将第二凹槽形成为环绕第一凹槽的环形沟槽，在该沟槽内形成半导体岛，通过沟槽的宽度来形成第二凹槽的横向尺寸。因此容易将相邻或不相邻的半导体岛形成在半导体主体中。在有利的实施例中，在提供电介质层之前，在半导体主体的表面中形成另外的沟槽，其具有与所述沟槽大概相同的宽度，结果，将半导体岛分为半导体子岛。所述分割可以如此进行以便于子岛也彼此完全被电分离，然而这不是必需的。这种变形的一个重要的优点是在电介质层沉积期间另外的沟槽被完全填充。这些沟槽由此构成填充肋，可以说一旦在半导体主体中形成位于半导体岛下方的空腔，就使该填充肋加强半导体岛。由此，减小了在该阶段对半导体岛造成(机械)损伤的风险。优选地，从投影中看，沟槽的形状为正方形，并且形成另外的沟槽使其从正方形的侧边的中点延伸到位于中央的第一凹槽。由此容易在半导体主体中形成半导体岛的阵列或矩阵。在根据本专利技术的方法的有利变形中，通过半导体衬底来形成半导体主体，在该半导体衬底上设置由不同半导体材料构成的两个半导体层。由此，在半导体主体中形成空腔期间，可以借助于抗蚀剂除去所述半导体主体中位于第一半导体层下面的部分，所述抗蚀剂相对于第一半导体层的材料具有选择性。可以以相似的方式相对于第二半导体层选择性地除去第一半导体层。除了对整个工艺的较好控制外，还可以制造具有非常小的厚度的半导体主体。例如，可以通过将由硅和锗的混合晶体构成的第一半导体层施加到在其上存在或不存在硅外延层的硅衬底上，并且随后将由硅构成的第二半导体层施加到所述第一半导体层上，来实施后一种变形。选择Si-Ge混合晶体的组分和厚度使得，一方面，材料展现出与硅的最大偏离，而另一方面，外延生长所述层而又不含有许多缺陷仍是可能的。因此，为了在半导体主体中形成空腔，优选在该变形中使用用于硅的抗蚀剂，其相对于第一半导体层的半导体材料，在这种情况下为硅-锗混合晶体，具有选择性。在一个变形中，在形成空腔之后，借助于相对于第二半导体层的半导体材料具有选择性的抗蚀剂来除去第一半导体层。优选地，一到达第一半导体层且因此与空腔相邻就停止对硅的选择性蚀刻，其后选择性地除去第一半导体层。基于将空腔的横向尺寸选择成大到使空腔在半导体主体中在所述横向方向上延伸超出第二凹槽的事实，实现了使半导体岛与半导体主体的环绕部分完全(电)绝缘。在前一段落中最后提及的变形中，可以以简单的方式将空腔的横向扩展限制成直到第二凹槽，也可以在矩形几何形状的情况下如此。持续进行对第一半导体层的蚀刻，直到空腔处处到达第二凹槽，在该点处，蚀刻自动停止。在有利的变形中，在空腔形成工艺中，使用所谓的蚀刻停止层，该蚀刻停止层位于半导体主体中处在所要形成的空腔的下侧。在硅半导体主体的情况下，为了该目的，或者可以使用含有硅和锗的混合晶体的层。优选地，在形成空腔之后，其壁覆盖有另一电介质层。该层可以通过沉积或热氧化来形成。优选地，空腔填充有优选的高欧姆材料，例如polydox或者SIPOS。可以非常适合地将多晶硅用作空腔的填充剂，因为该材料的热膨胀系数近似等于单晶硅的热膨胀系数，结果，排除了在半导体主体的加热和/或冷却期间的问题。本专利技术还包括借助于根据本专利技术的方法所获得的半导体主体。参考下文中所描述的实施例，本专利技术的这些和其他方案将变得显而易见并且将对其进行详细说明。在附图中除了作为平面图的图2之外，附图说明图1至8都是与借助于根据本专利技术的方法的实施例进行制造的连续阶段中的半导体器件的厚度方向成直角的示意性截面图，以及图9和10是用于借助于根据本专利技术的方法制造大量半导体岛的不同的可行结构的示意性平面图。附图未按比例进行绘制，并且为了清晰，放大了某些尺寸，例如厚度方向上的尺寸。只要可能，各附图中的相应区域或部件由相同的阴影线或相同的参本文档来自技高网...

【技术保护点】
一种制造半导体器件（１０）的方法，该半导体器件包括衬底（１）和半导体主体（２），在该半导体主体中，形成至少一个半导体元件，其中，在该半导体主体（２）中如下形成半导体岛（３）：通过在该半导体主体（１）的表面中形成第一凹槽（４），该第一凹槽的壁由电介层（６）覆盖，其后借助于经由该第一凹槽底部的钻蚀来除去该半导体主体（２）的横向部分，由此在该半导体主体（２）中形成空腔（２０），在该空腔上形成所述半导体岛（３），并且其中，在该半导体主体的表面中形成第二凹槽（５），所述第二凹槽的壁由另一电介质层覆盖，并且将覆盖有所述另一电介质层的所述第二凹槽的壁之一用于形成所述半导体岛（３）的侧壁，其特征在于：对于所述电介质层和所述另一电介质层使用相同的电介质层（６），选择所述第二凹槽（５）的横向尺寸和所述电介质层（６）的厚度使得所述第二凹槽（５）基本上完全由所述电介质层（６）来填充，并且选择所述第一凹槽（４）的横向尺寸使得所述第一凹槽（４）的壁和底部设置有由所述电介质层（６）构成的均匀涂层。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：韦伯D范诺尔特，埃于普阿克森，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]