制造电子集成电路的方法以及由此获得的电子集成电路技术

一种制造电子集成电路的方法，包括在衬底（１００）上形成由牺牲材料形成的部分（１），所述衬底（１００）的一部分由吸收材料形成。牺牲材料包括钴、镍、钛、钽、钨、钼、镓、铟、银、金、铁和／或铬。在由牺牲材料形成的部分（１）的、与衬底由吸收材料形成的部分相对一侧上形成刚性部分（３，４），其与所述衬底（１００）固定接触。对所述电路加热，以使得牺牲材料被吸收进入衬底的由吸收材料形成的部分中。因此取代由牺牲材料形成的部分（１）而形成了基本为空的腔（Ｖ）。所述基本为空的腔可代替介于电容器的电极之间的电介质材料。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及电子集成电路的制造方法，该集成电路包括基本不包含材料的腔(volume)。本专利技术还涉及由该方法制造的电子集成电路。第5 296 408号美国专利描述了一种在集成电路内部形成空腔的方法，以构造各种电子元件，例如光源、检测器、晶体管或真空管。根据这一方法，通过加热可使得铝被吸收进入硅中，以形成没有材料的空洞(cavity)，其形式可以预先确定。在第5 296 408号美国专利中描述的方法的一个缺陷是由铝的化学反应性和相对较低的熔点所导致的。实际上，如果在铝被吸收进入硅之前电路温度超过约400-500℃，则在电路中，铝与沉积在铝附近的材料之间会发生化学反应。这对于要吸入铝的材料为硅的情况尤其如此。这会妨碍铝在硅中的最终吸收，从而无法良好控制空洞的形成。本专利技术的一个目的在于提供一种不具有上述缺陷的、在电子集成电路内制造空洞的方法。本专利技术提出了一种制造电子集成电路的方法，其中所述方法包括以下步骤a)在所述电路的衬底上形成由牺牲材料形成的部分，所述衬底的一部分由吸收材料形成，所述由牺牲材料形成的部分与所述衬底的由吸收材料形成的部分的一个表面相接触；b)在所述由牺牲材料形成的部分的一侧上形成刚性部分，所述一侧与所述衬底的由吸收材料形成的部分的所述表面相对，所述刚性部分与所述衬底固定接触；以及c)对所述电路加热，以通过使所述牺牲材料被吸收进入所述衬底的由吸收材料形成的部分而形成基本不包含材料的腔，所述方法的特征在于，所述牺牲材料的熔点大于900℃，并且所述牺牲材料被选为在所述步骤c)之前不会使得所述电路的、与所述牺牲材料形成的部分相接触的部件发生材料变化。由于选用了作为本专利技术的一部分的牺牲材料，因此步骤c)可以得到良好控制。获得了基本不包含材料的腔，其形式和尺寸能被精确控制。因此，根据本专利技术的方法与对应于晶体管栅极宽度等于或小于0.18微米、尤其是等于90或65nm的集成电路制造工艺相兼容。在步骤c)中，优选地，相应部分的所有牺牲材料都被吸收进入衬底的由吸收材料形成的部分中。因此，基本不包含材料的腔的形式和尺寸的可再现性得到了提高。但是，仅仅一部分牺牲材料能够被吸收，从而在步骤c)完成之后，由牺牲材料形成的部分的一部分仍然存在于电路中。本专利技术的方法的一个有益效果在于，不需要从电路中提取牺牲材料。用于形成空腔的电路的加热步骤c)尤其易于实现。不需要任何用于进入由牺牲材料形成的部分的开口，也不需使用任何湿法或等离子体蚀刻工艺。特别地，在步骤c)中，通过在牺牲材料与吸收材料之间发生化学反应，使得牺牲材料吸收进入衬底的由吸收材料形成的部分中。本专利技术的方法的另一个有益效果在于，一旦执行了步骤a)和b)，则可在电路制造过程中随后的任意时刻执行步骤c)。例如，除了与基本不包含材料的腔有关的电子元件之外的其他部件的制造步骤可一方面在步骤a)和b)之间执行、另一方面在步骤a)和c)之间执行。在某些制造电路其它部件的步骤与施加到电路的机械力有关时，以上方式尤为有利。在这些步骤之后执行步骤c)，从而使得所述电路在经受机械力时还未形成空腔。因此可降低制造期间对电路造成损坏或使其破裂的风险，这些风险是由电路内部出现的空腔所引起的。有利地，所述方法在所述步骤a)和b)之间进一步包括中间层的形成，在所述步骤b)完成时，所述中间层位于所述由牺牲材料形成的部分与所述刚性部分之间。所述中间层可具有多种功能。功能之一在于可对刚性结构的形成进行改良。因而能获得较平滑的刚性结构表面，这能够使步骤c)中牺牲材料的吸收更均匀和更完整。中间层的另一个作用是有助于对由牺牲材料形成的部分进行化学隔离，以避免牺牲材料被来自于电路其它部件的原子所改变。牺牲材料可包括钴、镍、钛、钽、钨、钼、银、金、铁和/或铬。吸收材料可包括硅、锗、磷、砷和/或锑。它还可能包括硒和/或碲。在本专利技术的一个特定实施方案中，所述由牺牲材料形成的部分形成在位于所述衬底的表面的平面下方的空洞中。因此，刚性部分能够以连续的方式覆盖空洞中由牺牲材料形成的部分和空洞外部的衬底。基本不包含材料的腔可具有不同形式，并可相对于衬底以不同方位设置。特别地，它可具有基本平行于所述衬底表面的较大横截面。根据本专利技术的优选实施方案，基本不包含材料的腔位于形成电路一部分的电容器的两个电极之间。因此，位于电容器的电极之间的材料的至少一部分由在牺牲材料形成的部分的位置处形成的空腔所代替。该空腔为电容器提供了某些特定的电特性，特别是较高击穿电压和较高漏泄电阻。对于给定的击穿电压来说，所获得的具有空腔的电容器在其两个电极之间可具有较小的间隙。对于给定的恒定电容来说，可从而降低电容器的尺寸，这使得能够获得电路的较高集成度。有益地，刚性结构包括电容器的第一电极。在步骤c)中吸收牺牲材料之后，衬底的由吸收材料形成的部分可包括电容器的第二电极。该第二电极的材料因此在步骤c)中直接形成，而不需要将新材料沉积到电路上的附加步骤。因此，电容器的制造过程被简化，这有助于降低电子电路的价格。根据电容器的结构，电容器的两个电极的至少其中之一可具有基本平行于衬底表面的主表面。本专利技术还涉及使用如上所述的方法制造的电子集成电路。特别地，基本不包含材料的腔可位于电路的金属化层内部。本专利技术的其它特征和有益效果将通过以下参照附图对两个示例的非限制性实施方案的描述而变得显而易见，其中附图说明图1至5示出了根据本专利技术的制造电子集成电路的方法的第一实施方案的各个步骤；图6至8示出了根据本专利技术的制造电子集成电路的方法的第二实施方案的各个步骤。现在，将以制造包括金属-绝缘体-金属式电容器(或MIM电容器)的电子集成电路的框架来详细描述本专利技术。MIM电容器通常包括两个金属性电极以及沉积在两个电极之间的电介质材料部分。通过使用根据本专利技术的方法，电介质材料这一部分的至少一部分可由基本不包含材料的腔来代替。在附图中，为清晰起见，所示电子元件的各个部分的尺寸并未按比例表示。这些图为基本平坦的衬底的剖视图，在衬底上构造有MIM式电容器。上述剖视图可视为在与衬底表面相垂直的平面上。衬底被置于各图的下部，而N表示与衬底表面相垂直的、朝向附图的上部的方向。在以下描述中，诸如“上方”、“下方”、“顶部”和“底部”等术语是参照该方向使用的。另外，在所有附图中，相同的附图标记与相同部件相对应。在下文中，不详细描述本领域技术人员所熟悉的制造电子集成电路的示例性工艺步骤。仅描述与根据本专利技术的方法制造电路相关的连续示例性步骤。首先描述第一实施方案，根据该实施方案，电容器被制造为在电子集成电路的半导体衬底的上表面水平面的下方。在该第一实施方案中，衬底的半导体材料构成吸收材料。根据图1，由半导体材料制成的衬底100具有基本平坦的上表面S。空洞C形成于衬底100中，位于上表面S的水平面下方。空洞C在N方向上的深度可等于例如约0.5微米。在衬底100上相继沉积牺牲材料形成的第一层1、被称为中间层的第二层2以及导电材料形成的第三层3，它们沉积进入空洞C中且沉积到空洞C外部的表面S上。层1和2各自的厚度被选为使得层1和2各自形成空洞C侧壁的共形涂层。层3的厚度被选为能够填充空洞C。因此，获得了图2中所示的电路结构。层1在空洞C的底部F处以及在空洞C的侧壁上与衬底100相接触。层1、本文档来自技高网...

【技术保护点】
一种制造电子集成电路的方法，包括以下步骤：ａ）在所述电路的衬底（１００）上形成由牺牲材料形成的部分（１），所述衬底（１００）的一部分（１００；１０３）由吸收材料形成，所述由牺牲材料形成的部分（１）与所述衬底的由吸收材料形成的部分的一 个表面（Ｆ）相接触；ｂ）在所述由牺牲材料形成的部分（１）的一侧上形成刚性部分（３，４），所述一侧与所述衬底的由吸收材料形成的部分的所述表面（Ｆ）相对，所述刚性部分（３，４）与所述衬底（１００）固定接触；以及ｃ）对所述电路加热 ，以通过使所述牺牲材料被吸收进入所述衬底的由吸收材料形成的部分（１００；１０３）而形成基本不包含材料的腔（Ｖ），所述方法的特征在于，所述牺牲材料的熔点大于９００℃，并且所述牺牲材料被选为在所述步骤ｃ）之前不会使得所述电路的、与所述牺 牲材料形成的部分相接触的部件发生材料变化。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：克里斯托夫雷尼尔，奥雷莉安贝尔，
申请(专利权)人：意法半导体简易股份有限公司克罗尔斯二区，皇家飞利浦电子股份有限公司，
类型：发明
国别省市：FR[法国]