改进的蚀刻方法技术

公开一种蚀刻结构的改进方法以及由该方法蚀刻的结构。结构的实例为ＩＣ封装的引线框的底侧，有利地可以通过所公开的方法对其进行蚀刻。该方法包括给要被蚀刻的衬底设置蚀刻掩模的步骤。该蚀刻掩模包括至少两个子掩模：覆盖在蚀刻工艺之后基本上保留下来的区域的第一子掩模，以及覆盖在蚀刻工艺中要被除去的区域的第二子掩模。第二子掩模为格栅形式的牺牲掩模。第二子掩模的存在增大了其所覆盖的区域的蚀刻速度。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种蚀刻结构的方法以及由该方法蚀刻的结构，特别涉及结构的回蚀刻(back-etching)，例如用于IC封装的引线框。半导体器件的制造和封装包括多个步骤。作为第一个步骤，就是对整个半导体器件或管芯的晶片进行加工。各个管芯分开并且安装在引线框上。引线框通过支持管芯上结合垫之间的电连接以及在管芯被封装并且密封之后可以被接通的电连接来提供至半导体器件本身的电通路(electrical access)。已有许多类型的封装并且正在研发新类型，例如用于生产更小的封装。更小的封装支持更小的引线，这是所希望的，尤其是对于高频应用来说，因为大管脚使高频信号退化。在典型的封装中环氧树脂层覆盖半导体器件并且引线为从封装的一侧突出的小金属管脚。然而，在更新更小的封装类型中，从封装的表面中蚀刻出引线框，典型地从封装的背面中蚀刻，使得引线框成为封装的组成部分。在PCT申请WO/03/085728中描述了这种封装的一种实例。在那里管芯附着在预先蚀刻的层状衬底上。将该管芯封装在环氧树脂中并且进一步对中间封装的背面进行蚀刻，以制作具有从封装的背面突出的引线的封装。为了以所希望的方式对衬底进行构图，例如用于制造引线以所希望的方式突出的封装，可以通过蚀刻掩模以及随后的蚀刻对封装的表面进行构图。然而，在蚀刻工艺中，在蚀刻过程中也除去了被掩模覆盖的部分衬底，也就是所谓的底部蚀刻(under-etching)。因而，在蚀刻工艺中在蚀刻掩模下越来越多的材料被除去。通常一些底部蚀刻是不可避免的并且是可以容忍的，但是应当避免关键性的底部蚀刻。对于要被除去的衬底的给定厚度，给定蚀刻时间是必要的，因而在其他参数中，所需图案的最小分辨率是衬底厚度的函数。为了增加图案的分辨率，一种解决方案是降低衬底的厚度。然而，得到的结构也需要一定的厚度，使得在一定厚度下将衬底变薄是不可能的。本专利技术的专利技术者已经意识到所需蚀刻掩模的底部蚀刻可能是不希望有的，并由此作出本专利技术。本专利技术的第一个目的是提供一种用于在衬底中蚀刻出结构如图案的。本专利技术的另一个目的是提供一种，用于对电子器件的侧或表面进行构图。本专利技术的再一个目的是在部分制造的电子器件的侧或表面上设置蚀刻掩模，其允许在制造过程中的稍后阶段在不使用光刻的情况下进一步对所述侧或表面进行构图的可能性。因此提供一种蚀刻结构的方法，该方法包括下述步骤-为第一材料的衬底提供在该衬底的顶部上采用所需图案的第二材料的蚀刻掩模，该蚀刻掩模包括至少两个子掩模-以第一子图案覆盖第一区域的第一子掩模，该第一子掩模在蚀刻工艺之后基本上保留下来，以及-以第二子图案覆盖第二区域的第二子掩模，该第二子掩模是牺牲掩模，该牺牲掩模增大了该至少第二区域中的蚀刻速度，-对衬底蚀刻预定时间。衬底可以是电子器件的底侧或者在其上希望蚀刻出图案的侧。例如，衬底可以是层状结构中的外层，例如引线框的底侧。通常衬底可以是覆盖任意类型的结构的外层，包括包含集成电路的衬底、基于半导体的传感器、MEMS器件、滤波器如大消声器、无源部件网络等等。衬底还可以是支撑一个以上的半导体器件的装置的一侧，那么该衬底也可以用作用于该装置的互连的附加互连层。作为实例，引线框可以用一系列的加工步骤制造，这些步骤通常包括在引线框的顶侧上进行光刻。引线框的底侧可以设置有包括第一和第二子掩模的蚀刻掩模。接着，可以将半导体部件即管芯设置到引线框并且以一种方式进行封装，使得引线框可以机械地锚定在该封装中，从而管芯和引线框形成单个单元。经常将这称作封装。在稍后的加工步骤中，可以进一步对引线框进行蚀刻，从而可以提供根据第一子掩模的图案。有利的是，可以在封装工艺之后蚀刻引线框而不使用光刻，例如因为在装配工厂中可以避免光刻加工。通常地，该衬底是将要以所需方式进行构图的衬底。将衬底分成至少两个区域，在蚀刻加工之后将保留的区域和在蚀刻工艺之后将被除去的区域。蚀刻工艺之后保留的所需图案可以包括多个岛状结构。每个岛状结构可以具有基本上相同的形状，一些岛状结构可以具有基本相同的形状，而其他的具有不同的形状，可以存在多种不同形状的岛状结构等等。为了蚀刻出图案，在衬底的表面上设置蚀刻掩模。该蚀刻掩模包括两个子掩模。用于限定所需图案或者所需结构以在蚀刻工艺之后保留的第一子掩模以及第二子掩模。第二子掩模是牺牲掩模，其具有的目的是增大其所覆盖的区域中的蚀刻速度。因而在将要通过蚀刻工艺被除去的区域中设置第二子掩模，该第二子掩模也通过蚀刻工艺被除去。第一和第二子掩模可以设置在单个步骤中，或者第一和第二子掩模可以设置在两个步骤中或者一系列步骤中。可以根据设置蚀刻掩模的任何适当方式设置蚀刻掩模。例如，可以通过电镀图案来设置蚀刻掩模。作为另一个实例，可以使用聚合物蚀刻掩模即抗蚀剂来设置蚀刻掩模。蚀刻掩模可以是正或负蚀刻掩模。沿衬底的垂直方向或z-方向与衬底的水平方向，即衬底的(x，y)-平面内的任何方向的蚀刻速度之间的比率在由第二子掩模覆盖的区域中可以被增大。根据本专利技术的方法的优点在于，能够在无需降低衬底的厚度的情况下增大衬底中将要被蚀刻出的所需图案的分辨率。可替换地，优点可以在于可以决定衬底的厚度，而无需考虑图案的预期分辨率。另一个优点在于，对于具有与图案的分辨率相比相当大的厚度的衬底来说，可以实现衬底的基本上均匀的蚀刻。蚀刻工艺之后保留的所需图案可以由一个或多个岛状结构构成。这些结构可以是蚀刻前衬底中的一个或多个区域，这些区域被第一子掩模覆盖在表面上并且称作第一区域。同样地，第二子掩模限定了在蚀刻工艺期间衬底的将要被除去的一个或多个区域，这些区域称作第二区域。还可以存在没有被蚀刻掩模覆盖的区域，这些区域也可以在蚀刻工艺中被除去。当第二区域的尺寸比第一区域的尺寸大时，第二子掩模可以设置在一个区域中并且由此限定衬底的第二区域。在一个或多个第二区域比至少一个第一区域大的情况下根据本专利技术设置蚀刻掩模可以是有利的。衬底的材料，即第一材料，可以是金属或具有金属的导电性的材料。材料的例子包括Al、Cu、Ni或其混合物的任何合金。衬底可以形成材料叠层的一部分，其中叠层中的各材料是金属或具有金属的导电性的材料。例如，衬底可以是一部分的Cu/Al/Cu叠层、Cu/Al叠层、Cu/Ni/Cu叠层等。作为一般性例子，衬底可以是金属叠层的一部分，从该金属叠层可以单独地蚀刻掉各个金属。该材料可以是导电的，例如如果衬底形成引线框的一部分，其中所得到的结构构成引线。然而衬底也可以是半导体材料或绝缘材料。衬底的厚度可以在10和100微米之间，例如在25和75微米之间，例如50微米。蚀刻掩模的材料，即第二材料，可以是具有可焊接精整(solderable finish)的材料。因而，该材料可以是支持焊接的材料，即该材料可以借助焊料粘接到另一个物体的表面上。例如在利用倒装芯片安装的连接中，其中两个物体借助焊料凸起彼此附着。材料的例子包括Ag、Pd、Au、Ni或其混合物的任何合金，例如NiPdAu。作为一般性实例，蚀刻掩模的材料可以是不受用于蚀刻掉衬底的蚀刻剂侵蚀或者以低得多的速率被其侵蚀的材料。使用具有可焊接精整的材料作为蚀刻掩模可以是有利的。牺牲掩模的图案，即第二子掩模的图案可以是格栅的形式，如正方形格栅、矩形格栅、六边形格栅等。此外，与栅栏的简单本文档来自技高网...

【技术保护点】
蚀刻结构的方法，该方法包括下述步骤：－为第一材料的衬底（６，３２）在该衬底的顶部上设置第二材料的采用所需图案的蚀刻掩模（８０），该蚀刻掩模包括至少两个子掩模：－以第一子图案覆盖第一区域的第一子掩模（７０－７３），该第一子掩模 在蚀刻工艺之后基本上保留下来，以及－以第二子图案覆盖第二区域的第二子掩模（７４），该第二子掩模是牺牲掩模，该牺牲掩模增大了该至少第二区域中的蚀刻速度，－对衬底蚀刻预定时间。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：J克卢斯特曼，P迪克斯特拉，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]