一种具有窗口的双介质SOI耐压结构及其SOI功率器件制造技术

本发明专利技术提供一种用于功率器件的具有窗口的双介质层ＳＯＩ耐压结构以及采用具有窗口的双介质层ＳＯＩ耐压结构的ＳＯＩ功率器件，其特征是：耐压层结构含有两层介质层，两介质层之间填充半导体或半绝缘材料，且第一层介质有窗口。当器件加上反偏电压时，中间层上下界面形成的界面电荷提高了第二层介质的电场强度，同时，窗口的存在调制了漂移区电场，因而器件耐压大大提高。另一方面，窗口的存在提供了热传导的路径，使得该器件结构的自热效应主要取决于第二层介质的厚度，而第二层介质在不击穿的情况下可以较薄，所以本发明专利技术提出的器件结构能够缓解自热效应。基于本发明专利技术的ＳＯＩ功率器件，不仅能够提高器件耐压，且因埋层较常规ＳＯＩ器件更薄而缓解自热效应，特别适于制作高耐压的功率器件。

【技术实现步骤摘要】

具有窗口的双介质SOI耐压结构及其采用这种耐压层结构的SOI功率器件，属于半导体功率器件
，它特别涉及SOI(Semiconductor On Insulator)功率器件耐压

技术介绍
SOI(Silicon on Insulator)功率器件(简称SOI功率器件)具有更高的工作速度和集成度、更好的绝缘性能、更强的抗辐射能力以及无可控硅自锁效应，因此SOI功率器件在VLSI领域的应用得到广泛关注。但SOI器件有两个重要缺点较低的击穿电压和自热效应。SOI器件的击穿电压取决于横向击穿电压和纵向击穿电压的较低者。SOI功率器件的横向耐压设计沿用成熟的Si基器件横向耐压设计原理和技术，如RESURF原理和结终端技术。但由于结构和工艺的限制，如何提高器件的纵向耐压，成为SOI横向功率器件研究中的一个难点。典型的常规SOILDMOS的结构如图1所示，1为衬底层，2为介质层(埋层)，3为有源半导体层(S层)，4为介质隔离区，5为栅氧化层，6为栅电极，7为p(或n)阱，8为n+(或p+)源区，9为n+(或p+)漏区，10为漏电极，11为源电极。n+下纵向电场分布如图2所示，常规SOI结构的纵向击穿电压主要由S层和I层承担，根据高斯定理，纵向击穿时的绝缘层电场为Ei＝εsEC.s/εi≈3EC.s，其中，EC.s是S层(Semiconductor层)的临界击穿电场，εs和εi分别是S层和I层(Insulator层)的介电常数，从而纵向耐压为VBO＝EC.s(0.5ts+3ti)(1)其中ti和ts分别是I层和S层的厚度。可见，I层电场受S层击穿电场的限制，纵向耐压随S层厚度和I层厚度的增加而提高，且同样厚度的I层耐压为S层的6倍，但受器件结构和工艺的限制，S层和I层都不能太厚。这是因为S层太厚，将为介质隔离带来困难；I层太厚，不仅工艺实施难度大，而且不利于器件散热。这方面的内容可见参考文献F.Udrea，D.Garner，K.Sheng，A.Popescu，H.T.Lim and W.I.Milne，“SOI power devices”，Electronics &Communication Engineering Journal，pp27-40(2000)；或，Warmerdan Land Punt，W.，“High-voltage SOI for single-chip power”，Eur.Semicond.，June 1999，pp19-20(1999)。为了提高SOI器件纵向耐压，学者们提出了一系列器件结构。如美国专利YasuhiroUemoto，Katsushige Yamashlta，Takashi Miura，United states Patent，6，531738，Mar.11，2003，如图3所示，在氧化层2和顶层硅7之间插入一层p+耐压层12，使得漂移区耗尽而p+层不完全耗尽，且源端下的p+层耗尽区比漏端下的p+层耗尽区宽，这有利于顶层硅的耗尽层在漂移区均匀的扩展，从而提高器件耐压。这种器件结构可将击穿电压从常规结构的200V提高到400V。文献N.Yasuhara，A.Nakagawa and K.Fumkawa，“SOI device structures implementing 650Vhigh voltage output devices on VLSIs”，IEDM Tech.Dig.，pp141～144，(1991)则是在氧化层2和顶层硅3之间插入一层n+耐压层13，如图4所示，n+层在增强埋氧层电场强度的同时屏蔽了埋氧层高电场对Si有源层的影响，从而避免器件过早在Si/SiO2界面的Si侧击穿，在ts＝20μm，ti＝3μm的情况下得到了650V的耐压。但为了有效提高耐压，要求p+层和n+层的浓度高、厚度薄，且漂移区要满足RESURF(REduce SURface electric Field)原理，所以p+层和n+层厚度和浓度需要准确控制，否则容易导致表面提前击穿。文献S.Merchant，E.Arnold，H.Baumgart，et al.Realization of high breakdown voltage(＞700V)in thin SOI device.InProcISPSD，1991，31-35采用超薄漂移区(ts＝0.1um)线性掺杂，利用薄Si层临界击穿电场显著增加而提高埋氧层电场和器件耐压，但源端极低的漂移区浓度使得源端形成“热点”而提前击穿。文献罗小蓉等，可变低k介质层SOI高压器件的耐压特性，半导体学报，2006；27(5)881-85，采用低k介质作为埋层而提高埋层电场和器件耐压，但低k介质SOI与常规CMOS工艺兼容方面遇到挑战。文献J.M.Park，T.Grasser，H.Kosina，S.Selberherr.A numerical study ofpartial-SOILDMOSFETs，Solid-State Electronics，2003，47275-281中partial SOI(PSOI)结构利用埋层和衬底共同承受耐压，既能提高器件耐压，又能利用硅窗口克服自热效应。然而对于传统PSOI结构，600V以上的耐压需要4μm以上的埋氧层且为薄漂移区线性掺杂才能实现，工艺难度相对较大，相关内容可参见Tadikonda R，Hardikar S，Narayanan EMS.Realizing highbreakdown voltages(＞600V)in partial SOI technology.Solid-State Electronics，2004，481655。同时，PSOI也牺牲了SOI寄生电容小、无衬底漏电流的优点。
技术实现思路
本专利技术针对上述SOI器件低纵向耐压和自热效应两个缺点，提出一种具有窗口的双介质层SOI耐压结构，以及采用这种耐压结构的功率器件，其耐压比常规结构SOI器件的耐压大大提高；同时，在相同耐压情况下，因介质层更薄且第一层介质有窗口而使自热效应显著降低。为解决上述技术问题，本专利技术采用的技术方案如下一种具有窗口的双介质SOI耐压层结构，包括衬底层1、介质埋层2、14、有源半导体层3，其特征在于介质埋层包括第一介质层2和第二介质层14，第一介质层2与第二介质层14之间设有中间层15，第一介质层2另一侧与有源半导体层3相连，第二介质层14另一侧与衬底层相连；所述第一层介质2层具有填充有中间层材料或有源层材料的窗口A。所述窗口A设置在SOI器件源区、阴极或阳极下方或下方附近。所述有源半导体层材料为Si或SiC半导体材料，或其他半导体材料。所述中间层的材料为半导体材料或半绝缘材料，如掺杂或不掺杂的多晶硅。所述两层介质埋层采用Si02或Si3N4，也可以采用其它绝缘材料。所述两层介质埋层材料为同种绝缘材料或为异种绝缘材料。一种具有窗口的双介质SOI功率器件，其耐压层包括衬底层1、介质层2、14、有源半导体层3，其特征在于介质层有第一介质层2和第二介质层14，第一介质层2与第二介质层14之间设有中间层15，第一介质层2另一侧与有源半导体层3相连，第二介质层14另一侧与衬底层相本文档来自技高网...

【技术保护点】
一种具有窗口的双介质ＳＯＩ耐压层结构，包括衬底层（１）、介质层（２、１４）、有源半导体层（３），其特征在于：介质层有第一介质层（２）和第二介质层（１４），第一介质层（２）与第二介质层（１４）之间设有中间层（１５），第一介质层（２）另一侧与有源半导体层（３）相连，第二介质层（１４）另一侧与衬底层（１）相连；所述第一层介质（２）层具有填充有中间层材料或有源层材料的窗口（Ａ）。

【技术特征摘要】

【专利技术属性】
技术研发人员：罗小蓉，张波，李肇基，杨寿国，詹瞻，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：90[中国|成都]