利用阵列与解码器进行器件表征的方法与系统技术方案

一种测试器件的系统与方法。所述系统包括多个焊盘和耦合到多个器件的解码器。所述解码器被配置从所述多个焊盘接收多个选择信号，并至少基于与所述多个选择信号相关联的信息从所述多个器件选择器件。此外，所述系统包括连接到所选器件的一个或多个焊盘。所述一个或多个焊盘中的至少一个焊盘没有连接到所述多个器件中除所选器件之外的任何器件。所述一个或多个焊盘被用于测试所选器件。

【技术实现步骤摘要】

本专利技术一般地涉及集成电路。更具体地说，本专利技术提供了一种利用阵列与解码器进行器件表征的方法与系统。仅仅作为示例，本专利技术已被应用于测试MOS晶体管。但是应当认识到，本专利技术具有更广阔的应用范围。
技术介绍
集成电路已经从单个硅芯片上制备的少数互连器件发展成为数以百万计的器件。当前集成电路提供的性能和复杂度远远超出了最初的预想。为了在复杂度和电路密度(即，在给定的芯片面积上能够封装的器件数目)方面获得进步，最小的器件特征尺寸(又被称为器件“几何图形”)伴随每一代集成电路的发展而变得更小。现在制备的半导体器件的特征尺寸小于1/4微米。日益增加的电路密度不仅提高了集成电路的性能和复杂度，也降低了消费者的成本。集成电路制造设备可能要花费数亿甚至数十亿美元。每个制造设备具有一定的晶圆产量。每个晶圆上具有一定数量的集成电路。因此，通过将集成电路的个体器件制备得更小，可以在每个晶圆上制备更多器件，进而增加了制造设备的产出。把器件制备得更小非常有挑战性，因为给定的工艺、器件布局和/或系统设计通常只能向下达到某个特征尺寸。这种限制的示例是MOS晶体管的表征。MOS晶体管具有多种栅极长度和栅极宽度。传统上，每个晶体管连接到至少一个单独焊盘(pad)。例如，每个晶体管包括分别用于栅极、源极、漏极和衬底的四个终端，并且这四个终端分别连接到四个焊盘。不同的晶体管不共享相同的焊盘。因此焊盘面积远大于器件面积。焊盘面积和器件面积的总面积可能会太大。从上文可以看出，需要一种用于表征MOS晶体管的改进技术。
技术实现思路
本专利技术一般地涉及集成电路。更具体地说，本专利技术提供了一种利用阵列与解码器进行器件表征的方法与系统。仅仅作为示例，本专利技术已被应用于测试MOS晶体管。但是应当认识到，本专利技术具有更广阔的应用范围。在具体实施例中，本专利技术提供了一种测试器件的系统。该系统包括多个焊盘和耦合到多个器件的解码器。所述解码器被配置从所述多个焊盘接收多个选择信号，并至少基于与所述多个选择信号相关联的信息从所述多个器件选择器件。此外，所述系统包括连接到所选器件的一个或多个焊盘。所述一个或多个焊盘被用于测试所选器件。根据另一实施例，一种测试晶体管的系统包括多个焊盘和耦合到多个晶体管的解码器。所述解码器被配置从所述多个焊盘接收多个选择信号，并至少基于与所述多个选择信号相关联的信息从所述多个晶体管选择晶体管。此外，所述系统包括连接到用于所选晶体管的第一终端的第一焊盘、连接到用于所选晶体管的第二终端的第二焊盘、连接到用于所选晶体管的第三终端的第三焊盘、以及连接到用于所选晶体管的第四终端的第四焊盘。第一焊盘、第二焊盘、第三焊盘和第四焊盘被用于测试所选晶体管。根据又一实施例，一种测试器件的方法包括接收多个选择信号，处理与所述多个选择信号相关联的信息，以及至少基于与所述多个选择信号相关联的信息从多个器件中选择器件。所选器件至少耦合到控制器件。此外，所述方法包括产生与所选器件相关联的控制信号，由控制器件接收控制信号，由控制器件将所选器件连接到一个或多个焊盘中的至少一个焊盘，以及利用所述一个或多个焊盘测试所选器件。通过本专利技术，实现了许多优于传统技术的优点。本专利技术的一些实施例提供了能够明显减少焊盘面积和/或总面积的测试机制。例如，阵列包括256个进行测试的器件。每个器件的平均面积约100 μm2。每个器件使用一个焊盘进行测试。每个焊盘面积约为6400μm2。在传统技术中，每个器件不与其它器件共享焊盘。焊盘面积大约是总面积的98.5％。根据本专利技术的某些实施例，焊盘的总数可以从256减少到9。9个焊盘包括8个选择焊盘和1个测试焊盘。因此，在此示例中，总焊盘面积减少了96.5％。取决于实施例，可以实现这些优点中的一个或多个。将在本说明书尤其是在下文中详细描述这些以及其它优点。参考随后的详细说明和附图，可以更全面地理解本专利技术的各种其它目的、特征和优点。附图说明图1是根据本专利技术实施例用于测试器件的简化系统；图2是根据本专利技术实施例用于测试器件的简化方法。具体实施例方式本专利技术一般地涉及集成电路。更具体地说，本专利技术提供了一种利用阵列与解码器进行器件表征的方法与系统。仅仅作为示例，本专利技术已被应用于测试MOS晶体管。但是应当认识到，本专利技术具有更广阔的应用范围。图1是根据本专利技术实施例用于测试器件的简化系统。该图仅仅是一个示例，其不应当不适当地限制权利要求的范围。本领域普通技术人员将认识到许多变换形式、替换形式和修改形式。系统100包括下述组件1.选择焊盘110；2.解码器120；3.测试焊盘130尽管已经使用一组选定的组件来描述系统100，但是可以存在许多替换、修改和变化形式。例如，一些组件可以被扩展和/或合并。可以在上面提到的组件中插入其它的组件。取决于实施例，组件的布局可以彼此交替。可以在本说明书尤其在下文中找到对这些组件的进一步描述。解码器120耦合到进行测试的器件的阵列140。解码器120从选择焊盘110接收选择信号，并且作为响应从阵列140选择器件。所选器件被连接到测试焊盘130，并且阵列140的其它器件没有连接到任何测试焊盘130。例如，阵列140包括MOS晶体管，并且所选MOS晶体管具有用于栅极区、两个源/漏极区和衬底区的四个终端。所选MOS晶体管的每个终端连接到测试焊盘130之一。测试焊盘130包括四个焊盘，每个焊盘对应于所选MOS晶体管的不同终端。在一个实施例中，阵列140包括进行测试的多个MOS晶体管。所述多个MOS晶体管之一是MOS晶体管210，MOS晶体管210包括终端212、214、216和218。测试焊盘包括焊盘250、252、254和256。焊盘250连接到用于源/漏极区的终端212，并且焊盘252连接到用于衬底区的终端214。用于栅极区的终端216连接到控制晶体管230，用于源/漏极区的终端218连接到控制晶体管220。控制晶体管220和230的每个栅极接收控制信号240。例如，解码器120响应于从选择焊盘110接收的选择信号而选择晶体管210。作为响应，控制信号240接通控制晶体管220和230。用于栅极区的终端216连接到焊盘254，并且用于源/漏极区的终端218连接到焊盘256。在另一示例中，晶体管210没有被解码器120响应于从选择焊盘110接收的选择信号而选择。作为响应，控制信号240关断控制晶体管220和230。用于栅极区的终端216没有连接到焊盘254，并且用于源/漏极区的终端218没有连接到焊盘256。在另一实施例中，阵列140包括256个进行测试的器件。选择焊盘110包括8个焊盘，用于解码器120在二进制基础上选择256个器件之一。在又一实施例中，器件的阵列140被未以阵列布置的多个器件所替代。图2是根据本专利技术实施例用于测试器件的简化方法。该图仅仅是一个示例，其不应当不适当地限制权利要求的范围。本领域普通技术人员将认识到许多变换形式、替换形式和修改形式。方法300包括下述步骤1.步骤310，接收选择信号；2.步骤320，选择器件；3.步骤330，接通或关断控制器件；4.步骤340，测试所选器件。尽管已经使用一组选定的步骤来描述方法300，但是可以存在许多替换、修改和变化形式。例如，一些步骤可以被扩展和/或合并。可以在上面提到的步骤中插入其它本文档来自技高网...

【技术保护点】
一种测试器件的系统，所述系统包括：多个焊盘；耦合到多个器件的解码器，所述解码器被配置从所述多个焊盘接收多个选择信号，并至少基于与所述多个选择信号相关联的信息从所述多个器件选择器件；连接到所选器件的一个或多个焊盘； 其中：所述一个或多个焊盘中的至少一个焊盘没有连接到所述多个器件中除所选器件之外的任何器件；所述一个或多个焊盘被用于测试所选器件。

【技术特征摘要】

【专利技术属性】
技术研发人员：龚斌，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]