一种用于实现EXMC与VME通信的总线桥装置制造方法及图纸

本发明专利技术公开了一种用于实现EXMC与VME通信的总线桥装置，包括CPU模块和FPGA模块；FPGA模块包括顶层模块、时钟管理模块、寄存器管理模块、EXMC总线控制模块、数据宽度控制模块和数据流控制模块。利用顶层模块、时钟管理模块、寄存器管理模块、EXMC总线控制模块、数据宽度控制模块和数据流控制模块的模块拼接进而完成对EXMC总线和VME总线接口信号的实例化，实现EXMC总线和VME总线双向数据流的控制。EXMC总线和VME总线双向数据流的控制。EXMC总线和VME总线双向数据流的控制。

【技术实现步骤摘要】
一种用于实现EXMC与VME通信的总线桥装置


[0001]本专利技术涉及通信
，尤其涉及一种用于实现EXMC与VME通信的总线桥装置。

技术介绍

[0002]EXMC总线是国产CPU特有的总线访问控制机制。VME总线是一种并行总线，主从访问机制，通常用于背板通信和异步数据传输，有多个总线周期。国产FPGA芯片采用较先进的CMOS工艺和结构，低功耗、低成本，为我国工业技术发展提供可靠支撑和保障。
[0003]常用的VME总线桥芯片全由国外芯片公司生产，主要有TSI148、VICx系列、SCV64等，存在通用性差、价格昂贵和卡脖子问题，并且不支持EXMC总线接口，同时国内芯片不具备通过EXMC总线按字访问或按字节访问VME设备的功能，因而需要研制基于国产FPGA芯片的EXMC与VME通信的总线桥装置，实现CPU通过EXMC总线按字访问或按字节访问VME设备的功能。

技术实现思路

[0004]本专利技术提供一种用于实现EXMC与VME通信的总线桥装置，以克服国内芯片不具备通过EXMC总线按字访问或按字节访问VME设备的功能。
[0005]为了实现上述目的，本专利技术的技术方案是：
[0006]一种用于实现EXMC与VME通信的总线桥装置，包括CPU模块和FPGA模块；所述FPGA模块包括TOP顶层模块和子模块，所述子模块包括时钟管理模块PLL、寄存器管理模块REG、EXMC总线控制模块EXMC_CTRL、数据宽度控制模块bit_CTRL和数据流控制模块Data_CTRL；/>[0007]所述TOP顶层模块用于对EXMC总线和VME总线接口信号映射，同时完成对时钟管理模块PLL、寄存器管理模块REG、EXMC总线控制模块EXMC_CTRL、数据宽度控制模块bit_CTRL和数据流控制模块Data_CTRL各子模块的逻辑连接及调用；
[0008]所述时钟管理模块PLL用于时钟管理模块PLL、寄存器管理模块REG、EXMC总线控制模块EXMC_CTRL、数据宽度控制模块bit_CTRL和数据流控制模块Data_CTRL的时钟管理，完成对FPGA输入时钟的分频和倍频，向时钟管理模块PLL、寄存器管理模块REG、EXMC总线控制模块EXMC_CTRL、数据宽度控制模块bit_CTRL和数据流控制模块Data_CTRL输出所需时钟信号；
[0009]所述寄存器管理模块REG用于实现总线桥装置寄存器的配置，包括总线桥配置和VME总线复位信号的输出；其中总线桥配置包括数据位宽配置、地址位宽配置和时序配置；
[0010]所述EXMC总线控制模块EXMC_CTRL用于采集并判断EXMC总线时序，输出NWAIT信号从而完成与EXMC总线通信交互；
[0011]所述数据控制模块bit_CTRL用于EXMC总线与VME总线桥接，实现对VME总线设备按字或按字节访问；
[0012]所述数据流控制模块Data_CTRL用于实现EXMC总线和VME总线双向数据流向的判断，即当EXMC总线发起读操作时，数据流向从VME总线指向EXMC总线，当EXMC总线发起写操
作时，则数据流向从EXMC总线指向VME总线。
[0013]进一步的，所述数据控制模块bit_CTRL包括8位VME数据控制模块M8bit_CTRL和16位VME数据控制模块W16bit_CTRL，CPU通过数据控制模块bit_CTRL实现EXMC总线按字访问或按字节访问VME设备；
[0014]所述8位VME数据控制模块M8bit_CTRL用于完成EXMC总线与8位VME总线桥接，实现对VME总线设备按字节读写访问；
[0015]所述16位VME数据控制模块W16bit_CTRL用于完成EXMC总线与16位VME总线桥接，实现对VME总线设备按字读写访问。
[0016]进一步的，所述TOP顶层模块包括EXMC总线接口和VME总线接口；
[0017]所述EXMC总线接口用于采集输入的EXMC总线信号和输出EXMC信号，实现FPGA模块与EXMC总线交互；
[0018]所述VME总线接口用于采集输入的VME总线信号和输出VME信号，实现FPGA模块与VME总线交互。
[0019]进一步的，所述16位VME数据控制模块M16bit_CTRL通过采集并判断EXMC总线输入信号，控制VME总线输出信号，采集VME总线的输入信号完成与VME设备交互，实现EXMC总线与VME总线桥接，即EXMC总线对VME总线设备按字读写，具体步骤为：
[0020]步骤1、若采集VME总线输入BREE信号为0时，装置回到初始状态，不进行按字读写操作；若采集VME总线输入BREE信号为1时，装置对VME设备进行按字读或写操作，执行步骤2或3；
[0021]步骤2、当采集EXMC总线信号判断为16位写有效，则输出valid信号进入写空闲状态，并在写空闲状态输出ready信号为1时进入写状态向VME总线写数据，完成数据写操作后进入写等待状态，等待VME总线输入的DTACK信号为0时恢复到初始状态；
[0022]步骤3、当采集EXMC总线信号判断为16位读有效，则输出valid信号进入读空闲状态，并在读空闲状态输出ready信号为1时进入读状态从VME总线读数据，完成数据读操作后进入读等待状态，等待VME总线输入的DTACK信号为0时恢复到初始状态。
[0023]进一步的，所述8位VME数据控制模块M8bit_CTRL通过采集并判断EXMC总线输入信号，控制VME总线输出信号，采集VME总线的输入信号完成与VME设备交互，实现EXMC总线与VME总线桥接，即EXMC总线对VME总线设备按字节读写，具体步骤为：
[0024]步骤4、若采集VME总线输入BREE信号为0时，装置回到初始状态，不进行按字节读写操作；若采集VME总线输入BREE信号为1时，装置对VME设备进行按字节读写操作，8位高字节读写执行步骤5或6，8位低字节读写执行步骤7或8；
[0025]步骤5、当采集EXMC总线信号判断为8位高字节写有效时进入高8位写有效状态，输出valid信号为1进入写空闲状态，在写空闲状态输出ready信号为1进入写状态向VME总线写数据，完成数据写操作后进入写等待状态，等待VME总线的DTACK信号为0时恢复到初始状态；
[0026]步骤6、当采集EXMC总线信号判断为8位高字节读有效时进入高8位读有效状态，输出valid信号为1进入读空闲状态，在读空闲状态输出ready信号为1进入读状态从VME总线读数据，完成数据读操作后进入读等待状态，等待VME总线的DTACK信号为0时恢复到初始状态；
[0027]步骤7、当采集EXMC总线信号判断为8位低字节写有效时进入低8位写有效状态，输出valid信号为1进入写空闲状态，在写空闲状态输出ready信号为1进入写状态向VME总线写数据，完成数据写操作后进入写等待状态，等待VME总线的DTACK信号为0时恢复到初始状态；...

【技术保护点】

【技术特征摘要】
1.一种用于实现EXMC与VME通信的总线桥装置，其特征在于：包括CPU模块和FPGA模块；所述FPGA模块包括TOP顶层模块和子模块，所述子模块包括时钟管理模块PLL、寄存器管理模块REG、EXMC总线控制模块EXMC_CTRL、数据宽度控制模块bit_CTRL和数据流控制模块Data_CTRL；所述TOP顶层模块用于对EXMC总线和VME总线接口信号映射，同时完成对时钟管理模块PLL、寄存器管理模块REG、EXMC总线控制模块EXMC_CTRL、数据宽度控制模块bit_CTRL和数据流控制模块Data_CTRL各子模块的逻辑连接及调用；所述时钟管理模块PLL用于时钟管理模块PLL、寄存器管理模块REG、EXMC总线控制模块EXMC_CTRL、数据宽度控制模块bit_CTRL和数据流控制模块Data_CTRL的时钟管理，完成对FPGA输入时钟的分频和倍频，向时钟管理模块PLL、寄存器管理模块REG、EXMC总线控制模块EXMC_CTRL、数据宽度控制模块bit_CTRL和数据流控制模块Data_CTRL输出所需时钟信号；所述寄存器管理模块REG用于实现总线桥装置寄存器的配置，包括总线桥配置和VME总线复位信号的输出；其中总线桥配置包括数据位宽配置、地址位宽配置和时序配置；所述EXMC总线控制模块EXMC_CTRL用于采集并判断EXMC总线时序，输出NWAIT信号从而完成与EXMC总线通信交互；所述数据控制模块bit_CTRL用于EXMC总线与VME总线桥接，实现对VME总线设备按字或按字节访问；所述数据流控制模块Data_CTRL用于实现EXMC总线和VME总线双向数据流向的判断，即当EXMC总线发起读操作时，数据流向从VME总线指向EXMC总线，当EXMC总线发起写操作时，则数据流向从EXMC总线指向VME总线。2.如权利要求1所述的一种用于实现EXMC与VME通信的总线桥装置，其特征在于：所述数据控制模块bit_CTRL包括8位VME数据控制模块M8bit_CTRL和16位VME数据控制模块W16bit_CTRL，CPU通过数据控制模块bit_CTRL实现EXMC总线按字访问或按字节访问VME设备；所述8位VME数据控制模块M8bit_CTRL用于完成EXMC总线与8位VME总线桥接，实现对VME总线设备按字节读写访问；所述16位VME数据控制模块W16bit_CTRL用于完成EXMC总线与16位VME总线桥接，实现对VME总线设备按字读写访问。3.如权利要求2所述的一种用于实现EXMC与VME通信的总线桥装置，其特征在于：所述TOP顶层模块包括EXMC总线接口和VME总线接口；所述EXMC总线接口用于采集输入的EXMC总线信号和输出EXMC信号，实现FPGA模块与EXMC总线交互；所述VME总线接口用于采集输入的VME总线信号和输出VME信号，实现FPGA模块与VME总线交互。4.如权利要求3所述的一种用于实现EXMC与VME通信的总线桥装置，其特征在于：所述16位VME数据控制模块M16bit_CTRL通过采集并判断EXMC总线输入信号，...

【专利技术属性】
技术研发人员：刘晨曦，杜振环，张立斌，
申请(专利权)人：中车大连电力牵引研发中心有限公司，
类型：发明
国别省市：