一种功率放大器电路、射频芯片及电子设备制造技术

本申请实施例公开了一种功率放大器电路、射频芯片及电子设备，其中，功率放大器电路包括：依次串联的N级功率放大器，所述N级功率放大器的输入端接收射频输入信号，所述N级功率放大器的输出端输出射频输出信号；所述N级功率放大器的靠近末级放大器输出端的N

【技术实现步骤摘要】
一种功率放大器电路、射频芯片及电子设备


[0001]本申请实施例涉及但不限于天线
，尤其涉及一种功率放大器电路、射频芯片及电子设备。

技术介绍

[0002]相较于以往的长期演进(Long Term Evolution，LTE)网络，新空口(New Radio，NR)网络数据传输速率更高。相应地，对应用于NR的功率放大器的线性度有更高要求。
[0003]因此，在功率放大器设计中，如何减小功率放大器的非线性度是本领域一直以来关注的问题。

技术实现思路

[0004]本申请实施例提供一种功率放大器电路、射频芯片及电子设备。
[0005]第一方面，提供一种功率放大器电路，包括：
[0006]依次串联的N级功率放大器，所述N级功率放大器的输入端接收射频输入信号，所述N级功率放大器的输出端输出射频输出信号；
[0007]所述N级功率放大器的靠近末级放大器输出端的N
‑
M级功率放大器的输出端，分别通过N
‑
M个倍频抑制电路接地，所述倍频抑制电路用于抑制所述N级功率放大器在工作过程中的倍频；
[0008]N为大于或等于2的整数，N
‑
M为大于或等于1的整数。
[0009]在一些实施例中，所述倍频抑制电路包括陷波电路。
[0010]在一些实施例中，所述倍频抑制电路包括二倍频抑制电路，所述二倍频抑制电路用于抑制所述N级功率放大器在工作过程中的二倍频。
[0011]在一些实施例中，所述N
‑r/>M级功率放大器分别对应的N
‑
M个倍频抑制电路中，至少一个倍频抑制电路的谐振频率可调。
[0012]在一些实施例中，所述倍频抑制电路包括：控制开关、电感以及多个电容；
[0013]所述N
‑
M级功率放大器中每一级功率放大器的输出端，分别连接多个电容的每一电容的第一端；
[0014]所述多个电容的每一电容的第二端，均连接控制开关的第一端；
[0015]所述控制开关的第二端连接电感的第一端，所述电感的第二端接地；
[0016]其中，所述控制开关用于：控制所述多个电容中的至少一个电容与所述电感导通。
[0017]在一些实施例中，所述控制开关的第三端连接处理电路；
[0018]所述处理电路用于基于所述N级功率放大器的工作频率范围，向所述控制开关输出控制信号，所述控制信号用于所述控制开关控制所述至少一个电容与所述电感导通。
[0019]在一些实施例中，所述N级功率放大器的至少一个功率放大器中，每一功率放大器的输入端连接偏置电路；所述偏置电路用于向连接的所述每一功率放大器提供偏置电压。
[0020]在一些实施例中，所述N级功率放大器通过输出阻抗匹配电路输出所述射频输出
信号；和/或，
[0021]所述N级功率放大器通过输入阻抗匹配电路接收所述射频输入信号。
[0022]第二方面，提供一种射频芯片，包括：上述任一项所述的功率放大器电路。
[0023]第三方面，提供一种电子设备，包括：上述任一项所述的功率放大器电路，或者，上述的射频芯片。
[0024]在本申请实施例中，由于依次串联的N级功率放大器的靠近末级放大器输出端的N
‑
M级功率放大器的输出端，分别通过N
‑
M个倍频抑制电路接地，倍频抑制电路用于抑制N级功率放大器在工作过程中的倍频；N为大于或等于2的整数，N
‑
M为大于或等于1的整数，从而通过N
‑
M个倍频抑制电路，不仅对前N
‑
1级的放大器电路在工作过程中的倍频进行抑制，还能够对末级功率放大器电路在工作过程中的倍频进行抑制，从而能够减小功率放大器的非线性度。
附图说明
[0025]为了更清楚地说明本申请实施例的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0026]图1示出了一种功率放大器电路的结构示意图；
[0027]图2示出了一种功率放大器电路中驱动级的输入频谱、输出频谱以及输出级的输出频谱的关系示意图；
[0028]图3为本申请实施例提供的一种功率放大器电路的结构示意图；
[0029]图4为本申请实施例提供的另一种功率放大器的结构示意图；
[0030]图5为本公开实施例提供的一种射频芯片的结构示意图；
[0031]图6为本公开实施例提供的一种电子设备的结构示意图。
具体实施方式
[0032]下面将通过实施例并结合附图具体地对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。
[0033]需要说明的是：在本申请实例中，“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
[0034]另外，本申请实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
[0035]在电子设备中，功率放大器(也称射频功率放大器)是必不可少的组件之一，功率放大器负责将基带芯片处理后的调制信号放大后馈送至天线，以保证从天线辐射出来的电磁波具有足够的能量。
[0036]在功率放大器的设计中，非线性记忆效应通常体现为三阶交调(IMD3)随双音信号频谱间隔变化(或相邻频道泄漏比(ACLR)随调制带宽变化)以及IMD3或者ACLR左右边带不平。
[0037]根据Volterra模型对记忆效应的分析中可知，功率放大器的IMD3左右不平现象与
基频阻抗、基带阻抗以及二阶阻抗有关。同时功率管的偏置也会影响其非线性系数(例如，二阶非线性系数(K2gm)，三阶非线性系数(K3gm))，从而影响二次谐波对非线性效应的贡献的占比。
[0038]二阶低阻可优化功率放大器记忆效应。因此通过增加二阶陷波元件可以优化二阶阻抗，进而优化功率放大器的记忆效应。在本申请实施方式中，二阶低阻可以与抑制二倍频作同一理解。
[0039]图1示出了一种功率放大器电路的结构示意图，如图1所述，该功率放大器电路10包括多级功率放大器11，多级功率放大器11的输入端可以接收射频输入信号(RFIN)，多级功率放大器11的输出端可以通过阻抗匹配电路12输出射频输出信号(RFOUT)；多级功率放大器11的输出端还可以通过陷波(trap)电路13接地。
[0040]陷波电路13可以称为陷波元件或陷波器。陷波电路13可以包括LC串联电路。例如，在图1所示的实施方式中，陷波电路13可以包括目标电容C1和目标电感L1，多级功率放大器11的输出端可以连接目标电容C1的第一端，目标电容C1的第二端可以连接目标电感L1的第一端，目标电感L1的第二端接地。
[0041]在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率放大器电路，其特征在于，包括：依次串联的N级功率放大器，所述N级功率放大器的输入端接收射频输入信号，所述N级功率放大器的输出端输出射频输出信号；所述N级功率放大器的靠近末级放大器输出端的N
‑
M级功率放大器的输出端，分别通过N
‑
M个倍频抑制电路接地，所述倍频抑制电路用于抑制所述N级功率放大器在工作过程中的倍频；N为大于或等于2的整数，N
‑
M为大于或等于1的整数。2.根据权利要求1所述的功率放大器电路，其特征在于，所述倍频抑制电路包括陷波电路。3.根据权利要求1所述的功率放大器电路，其特征在于，所述倍频抑制电路包括二倍频抑制电路，所述二倍频抑制电路用于抑制所述N级功率放大器在工作过程中的二倍频。4.根据权利要求1至3任一项所述的功率放大器电路，其特征在于，所述N
‑
M级功率放大器分别对应的N
‑
M个倍频抑制电路中，至少一个倍频抑制电路的谐振频率可调。5.根据权利要求4所述的功率放大器电路，其特征在于，所述倍频抑制电路包括：控制开关、电感以及多个电容；所述N
‑
M级功率放大器中每一级功...

【专利技术属性】
技术研发人员：温华东，侯阳，
申请(专利权)人：广州慧智微电子股份有限公司，
类型：发明
国别省市：