相变化存储器元件及其制造方法技术

本发明专利技术公开了一种相变化存储器元件及其制造方法。根据本发明专利技术的相变化存储器元件，第二导电间隙壁位于第一导电间隙壁下方。相变化层，包括第一部分和第二部分，其中第一部分大体上平行第一和第二导电间隙壁。第二部分位于第二导电间隙壁上，其中第二导电间隙壁经由相变化层的第二部分，电性连接第一导电间隙壁。

【技术实现步骤摘要】

本专利技术涉及一种存储器元件及其制造方法，特别涉及一种相变化存储器 元件及其制造方法。
技术介绍
相变化存储器具有速度、功率、容量、可靠度、工艺整合度和成本等具 竟争力的特性，为适合用来作为较高密度的独立式或嵌入式的存储器应用。 由于相变化存储器技术的独特优势，使其被认为非常有可能取代目前商业化极具竟争性的静态存储器SRAM与动态随机存储器DRAM等挥发性存储 器，与快闪存储器Flash的非挥发性存储器技术，可望成为未来极具潜力的 新世代半导体存储器。为使相变化存储器正确操作，其需要高可靠度、高速度、低电流、低电 压的操作条件。现今相变化存储技术针对金属电极和相变化材料接触的界面 进行加热，然而，此方法效率较差，且进行编程约需要数百纳秒(nanosecond) 的时间，和约不小于0.5mA的电流。另外，上述低效率的加热步骤会使得相 变化区的溫度分布不均匀，造成编程的相变化不完全，因而减少可靠度。因 此，需要一种不包含上述缺点的相变化存储单元结构。
技术实现思路
根据上述问题，本专利技术提供一种相变化存储器元件。该相变化存储器元 件包括第二导电间隙壁位于第一导电间隙壁下方。相变化层，包括第一部分 和第二部分，其中第一部分大体上平行第一和第二导电间隙壁，第二部分位 于第二导电间隙壁上，其中第二导电间隙壁经由相变化层的第二部分，电性 连接第一导电间隙壁。本专利技术提供一种相变化存储器元件。该相变化存储器元件包括第一介电 层包括第一开口和位于第一开口下的第二开口，其中第一开口的宽度大于第 二开口的宽度。第一导电间隙壁，位于第一开口的侧壁，第二导电间隙壁，位于第二开口的侧壁。相变化层至少覆盖第一和第二导电间隙壁的侧壁，和 第二导电间隙壁的顶部，第二介电层，位于相变化层上。本专利技术提供一种相变化存储器元件的制造方法。该相变化存储器元件的制造方法包括形成第一介电层于下电极上；图形化第一介电层，形成第一开 口，并扩大第一开口；图形化第一介电层，形成位于第一开口下的第二开口； 形成导电间隙壁层，于第一介电层上和第一和第二开口中；以各向异性蚀刻 方法蚀刻导电间隙壁层；顺应性沉积相变化层于第一和第二开口中；以及形 成第二介电层于相变化层上。附图说明图1A至图1J显示本专利技术一实施例的相变化存储器元件中间工艺剖面图1K显示本专利技术一实施例相变化存储器元件的操作机制 附图标记说明102 下电极106 第一开口108 光致抗蚀剂图案110 第二开口114 导电间隙壁层118 第一导电间隙壁122 第二导电间隙壁126 相变化层130 第二介电层134~第二插塞191 电流104 第一介电层107 垂直部分109 水平部分112 开口结构116 介电间隙壁层120 第一介电间隙壁124 第二介电间隙壁128 保护层132 第一插塞136 上电极193 有源区具体实施例方式以下详细讨论本专利技术实施例的制造和使用，然而，根据本专利技术的概念， 其可包括或运用于更广泛的技术范围。须注意的是，实施例仅用以揭示本发 明制造和使用的特定方法，并不用以限定本专利技术。请注意，在本专利技术的实施 例中，类似或对应的单元使用相同的标号。在一般相变化存储单元中，主要电阻单元可以采用相变化材料本身或外 部的加热单元，但由于外部加热单元热均匀度较差(例如温度随着与加热单 元的距离增加而减少)，本专利技术的实施例不设置外部加热单元，而使用相变 化材料作为主要电阻。为了减少元件的编程电流和电压，本实施例将相变化 体积最小化，且为使加热不均匀最小化。本实施例的相变化单元不和散热(heat sink)单元路径直接接触。本实施例于上金属接触和下金属接触间设置侧 向补偿，以增加热损失路径的热阻抗。以下请参照图1A至图1J，详细描述本专利技术一实施例的相变化存储器元 件工艺步骤。首先，请参照图1A，沉积例如氧化物的第一介电层104，于例 如镇(W)或氮化铝钛(TiAlN)的下电极102上。下电极102可以是晶体管或二 极管的端点(terminal)。之后，涂布光致抗蚀剂层于第 一介电层104上，并以 黄光光刻工艺定义光致抗蚀剂层，形成光致抗蚀剂图案108。后续，以光致 抗蚀剂图案108作为掩模，蚀刻第一介电层104，形成伸入部分第一介电层 104的第一开口 106，其中蚀刻步骤的时间小于贯穿第一介电层104所需的 时间。另外，本实施例可使用蚀刻阻挡层控制第一开口 106的深度。请参照图1B,微削(trim)光致抗蚀剂图案108，侧向移除距离第一开口 106侧壁例如约10-15nm的部分光致抗蚀剂图案108。本实施例可使用氧气 等离子体(oxygen plasma)微削光致抗蚀剂图案108。请参照图1C，在微削工艺后，再次蚀刻第一介电层104，直到暴露下电 极102为止(第一介电层可包括蚀刻阻挡层)。本实施例的蚀刻工艺可以是自 对准(self-aligned)的各向异性蚀刻工艺，而经由此蚀刻步骤可形成两阶段开 口结构112(包括第一开口 106和第二开口 110)。如图所示，第二开口 IIO位 于第一开口 106下，且第一开口 106的宽度大于第二开口 IIO的宽度。请参照图1D，移除光致抗蚀剂图案，接着以例如物理气相沉积法 (physical vapor deposition, 以下可简称PVD)或原子层沉积法(atomic layer deposition,以下可简称ALD)顺应性的沉积导电间隙壁层114于第一介电层 104上，且填入开口 112中，特别是，导电间隙壁层114覆盖第一开口 106 和第二开口 110的侧壁。本实施例的导电间隙壁层114为氮化钽(TaN)或氮化 钛(TiN)所组成，其厚度约为2 10nm。另外，本实施例在形成导电间隙壁层 114时，可对接触表面进行适当的表面处理步骤。继之，本实施例以化学气 相沉积法(chemical vapor deposition,以下可简称CVD)沉积例如氧化物的介电间隙壁层116于导电间隙壁层114上，介电间隙壁层116可提供元件较佳 的电特性，但其不是本专利技术必要单元。请参照图IE,各向异性蚀刻导电间隙壁层114和介电间隙壁层116,其 中水平部分可大体上移除。本实施例可调整工艺条件，使蚀刻工艺对于导电 间隙壁层114和介电间隙壁层116的选择性和蚀刻速率相近。请注意，上述 工艺步骤构成以下的特殊结构，如图1E所示，相邻的第二导电间隙壁122 和第二介电间隙壁124配对结构，位于相邻的第一导电间隙壁118和第一介 电间隙壁120配对结构下，其中第二导电间隙壁122和第二介电间隙壁124 配对结构不直接接触第一导电间隙壁118和第一介电间隙壁120配对结构。后续，请参照图1F，以例如物理气相沉积法(PVD)、化学气相沉积法(CVD) 或原子层沉积法(ALD)沉积相变化层126，覆盖导电间隙壁118、 122和介电 间隙壁120、 124。本实施例沉积的相变化层126厚度约为1 3nm。相变化 层126可包括硫属化合物，例如三元硫属化合物锗碲铋(Ge-Te-Sb)、锗铋 (Ge-Sb)或锗碲(Sb-Te)。如图1F所示，相变化层126包括垂直部分107和水 平部分109，其中垂直部分107位于第一介电间隙壁120和第二介电间隙壁 124侧壁上，本文档来自技高网...

【技术保护点】
一种相变化存储器元件，包括：　第一导电间隙壁；　第二导电间隙壁，位于该第一导电间隙壁下方；　相变化层，包括第一部分和第二部分，其中该第一部分大体上平行该第一和第二导电间隙壁，该第二部分位于该第二导电间隙壁上，其中该第二导电间隙壁经由该相变化层的该第二部分，电性连接该第一导电间隙壁。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：陈达，
申请(专利权)人：财团法人工业技术研究院，力晶半导体股份有限公司，南亚科技股份有限公司，茂德科技股份有限公司，华邦电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]