具有串接驱动电路的控制系统及其驱动方法技术方案

本发明专利技术公开了一种控制系统、驱动电路、以及驱动控制装置的方法，所述控制系统包括多个串接的驱动电路，所述多个驱动电路包括一第一驱动电路及一第二驱动电路。该第一驱动电路包括一第一接收器、一第一传输器及一复制接收器，其中该第一传输器耦接于该第一接收器，该复制接收器耦接于该第一传输器的一输出端。该第二驱动电路耦接于该第一驱动电路，并包括一第二接收器及一第二传输器，其中该第二接收器耦接于该第一传输器，该第二传输器耦接于该第二接收器。二接收器。二接收器。

【技术实现步骤摘要】
具有串接驱动电路的控制系统及其驱动方法


[0001]本专利技术涉及一种具有串接驱动电路的控制系统及其驱动方法，尤其涉及一种可在具有串接驱动电路的控制系统中执行的同步技术及其相关的同步方法。

技术介绍

[0002]随着控制系统需要处理的数据量逐渐提升，多晶片系统已成为无可或缺的方案，多晶片的设置使得大量的数据能够顺利处理。在多晶片系统中，晶片可互相耦接而形成串接结构，其中，每一晶片可从前一级的晶片接收信号，并将信号传送至下一级。而传送至系统中每一晶片的信号可用来实现特定目的，例如驱动面板发光或优化显示图像等。在此情形下，由于现有的显示系统具有高解析度，使得单一晶片往往无法负荷大量的显示数据，因而多晶片系统是更为可行的方案。
[0003]由于晶片依序串接的缘故，欲通过一晶片处理的信号通常来自于前一级的晶片，而信号从一晶片流向另一晶片会经过一段时间延迟，导致不同晶片接收的信号出现时间差。为使晶片能够正常运作，信号的处理需要进行同步。举例来说，在通过多晶片驱动面板的显示系统中，由不同晶片输出的显示数据应互相同步。因此，如何在多晶片系统中同步晶片的运作已成为本领域的重要课题。

技术实现思路

[0004]因此，本专利技术的主要目的即在于提供一种由串接晶片组成的控制系统及其晶片间同步的驱动方法。
[0005]本专利技术的一实施例公开了一种控制系统，其包括多个串接的驱动电路。
[0006]该多个驱动电路包括一第一驱动电路及一第二驱动电路。该第一驱动电路包括一第一接收器、一第一传输器及一复制接收器，其中该第一传输器耦接于该第一接收器，该复制接收器耦接于该第一传输器的一输出端。该第二驱动电路耦接于该第一驱动电路，并包括一第二接收器及一第二传输器，其中该第二接收器耦接于该第一传输器，该第二传输器耦接于该第二接收器。
[0007]本专利技术的另一实施例公开了一种控制系统，其包括多个串接的驱动电路。该多个驱动电路包括一第一驱动电路及一第二驱动电路。该第一驱动电路包括一第一接收器、一第一传输器及一第一延迟电路，其中该第一传输器耦接于该第一接收器，该第一延迟电路耦接于该第一接收器及该第一传输器之间。该第二驱动电路耦接于该第一驱动电路，并包括一第二接收器、一第二传输器及一第二延迟电路，其中该第二传输器耦接于该第二接收器，该第二延迟电路耦接于该第二接收器及该第二传输器之间。其中，该第一延迟电路及该第二延迟电路用来同步该第一驱动电路所输出的一第一驱动信号与该第二驱动电路所输出的一第二驱动信号。
[0008]本专利技术的另一实施例公开了一种用来驱动一控制装置的方法，用于一控制系统，该控制系统具有多个串接的驱动电路，其包括一第一驱动电路及一第二驱动电路。该方法
包括下列步骤：该第一驱动电路从一前级接收一第一信号；该第一驱动电路传送该第一信号至该第二驱动电路；在该第一驱动电路及该第二驱动电路中，通过一第一延迟电路延迟该第一信号以产生一第二信号；在该第一驱动电路及该第二驱动电路中，在一第二延迟电路中从具有不同相位的多个时钟信号当中选择一时钟信号；以及利用所选择的该时钟信号来控制输出该第二信号至该控制装置的时序，以同步该第一驱动电路及该第二驱动电路所输出的该第二信号。
[0009]本专利技术的另一实施例公开了一种驱动电路，其包括一接收器、一传输器及一复制接收器。该传输器耦接于该接收器，该复制接收器耦接于该传输器的一输出端。
[0010]本专利技术的另一实施例公开了一驱动电路，其包括一接收器、一传输器及一延迟电路。该传输器耦接于该接收器，该延迟电路耦接于该接收器及该传输器之间，用来输出一驱动信号。其中，该延迟电路包括一选择电路，该选择电路耦接于多个正反器的输出端。
附图说明
[0011]图1为一控制系统的示意图。
[0012]图2～4为本专利技术实施例一控制系统的示意图。
[0013]图5及6示出了图4中的延迟电路的一种示例性实施方式。
[0014]图7为说明时钟信号波形的波形图。
[0015]图8为本专利技术实施例一控制系统的示意图。
[0016]图9为本专利技术实施例一同步流程的流程图。
[0017]其中，附图标记说明如下：
[0018]10、20、30、40控制系统
[0019]102、104、202、302、402控制装置
[0020]N0、N1、M0、M1、D1、D2、D3驱动电路
[0021]S1、S2、S3驱动信号
[0022]RX1、RX2、RX1A、RX2A、RX3A接收器
[0023]TX1、TX2、TX1A、TX2A、TX3A传输器
[0024]BF1、BF2、BF3输出缓冲器
[0025]RRX1、RX1B、RX1C、RX2B复制接收器
[0026]TX1B复制传输器
[0027]RX2C、RX3B、RX3C虚设接收器
[0028]TX1C、TX2B、TX2C、TX3B、TX3C虚设传输器
[0029]DL1、DL2延迟电路
[0030]510、610选择电路
[0031]520、620处理电路
[0032]DFF_1～DFF_K、DFF_A～DFF_DD型正反器
[0033]FS标志信号
[0034]CLK、CLK_A～CLK_D时钟信号
[0035]CTRL1、CTRL2控制信号
[0036]90同步流程
[0037]900～912步骤
具体实施方式
[0038]请参考图1，图1为一控制系统10的示意图。如图1所示，控制系统10包括控制装置102及104，以及分别用来控制控制装置102及104的驱动电路N0、N1、M0及M1。详细来说，驱动电路N0及N1可用来驱动控制装置102，而驱动电路M0及M1可用来驱动控制装置104。每一驱动电路可以是实现于一晶片中的集成电路(IntegratedCircuit，IC)，因此，驱动电路N0及N1可以是被设定用来控制控制装置102的一晶片组(chipset)，而驱动电路M0及M1可以是被设定用来控制控制装置104的一晶片组。控制装置102及104泛指各种类型的控制电路，可作为负载以接收驱动电路的控制及/或提供控制的功能。
[0039]详细来说，在控制系统10中的驱动电路依序串接。信号源可提供一数据或时钟信号给每一驱动电路，并将数据或时钟信号传送至位于第一级的驱动电路，此驱动电路接着将数据或时钟信号转传至下一级的驱动电路，并以此类推。对于每一驱动电路而言，数据或时钟信号可以从信号源或前一级的驱动电路接收。此外，每一驱动电路(除了最后一级以外)都可传送数据或时钟信号至下一级。
[0040]因此，由于每一控制装置都受控于多个驱动电路，这些用来控制同一控制装置的驱动电路需进行同步。换句话说，这些驱动电路传送至同一控制装置的驱动信号需互相同步。在控制系统10中，用来控制控制装置102的驱动电路N0及N1需进行同步，用来控制控制装置104的驱动电路M0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种控制系统，包括：多个串接的驱动电路，包括：一第一驱动电路，包括：一第一接收器；一第一传输器，耦接于该第一接收器；以及一复制接收器，耦接于该第一传输器的一输出端；以及一第二驱动电路，耦接于该第一驱动电路，包括：一第二接收器，耦接于该第一传输器；以及一第二传输器，耦接于该第二接收器。2.如权利要求1所述的控制系统，其特征在于，该第一驱动电路还包括一输出缓冲器，该输出缓冲器用来根据一数据或时钟信号来驱动一控制装置。3.如权利要求2所述的控制系统，其特征在于，该数据或时钟信号是通过该第一接收器、该第一传输器及该复制接收器而传送至该输出缓冲器。4.如权利要求2所述的控制系统，其特征在于，该复制接收器位于用来驱动该控制装置的该数据或时钟信号的一输出路径上。5.如权利要求1所述的控制系统，其特征在于，该第一驱动电路及该第二驱动电路分别利用一第一驱动信号及一第二驱动信号来驱动一控制装置，且该第二驱动电路输出该第二驱动信号至该控制装置的时序与该第一驱动电路输出该第一驱动信号至该控制装置的时序互相同步。6.一种控制系统，包括：多个串接的驱动电路，包括：一第一驱动电路，包括：一第一接收器；一第一传输器，耦接于该第一接收器；以及一第一延迟电路，耦接于该第一接收器及该第一传输器之间；以及一第二驱动电路，耦接于该第一驱动电路，包括：一第二接收器；一第二传输器，耦接于该第二接收器；以及一第二延迟电路，耦接于该第二接收器及该第二传输器之间；其中，该第一延迟电路及该第二延迟电路用来同步该第一驱动电路所输出的一第一驱动信号与该第二驱动电路所输出的一第二驱动信号。7.如权利要求6所述的控制系统，其特征在于，还包括：一控制装置，耦接于该第一驱动电路及该第二驱动电路，用来接收来自于该第一驱动电路的该第一驱动信号，并接收来自于该第二驱动电路的该第二驱动信号。8.如权利要求6所述的控制系统，其特征在于，该第一延迟电路及该第二延迟电路当中每一者都包括：一选择电路，包括多个输入端、一输出端及一选择端；多个正反器，其中每一正反器耦接于该选择电路的该多个输入端的其中一输入端；以
及一处理电路，耦接于该选择电路的该输出端。9.如权利要求8所述的控制系统，其特征在于，该多个正反器中的每一正反器彼此串接。10.如权利要求8所述的控制系统，其特征在于，该多个正反器分别用来接收具有不同相位的时钟信号。11.如权利要求8所述的控制系统，其特征在于，该选择电路用来选择从该多个正反器的其中一者输出一标志信号，以同步该第一驱动信号与该第二驱动信号。12.如权利要求11所述的控制系统，其特征在于，当该处理电路从该选择电路接收到该标志信号时，该处理电路处理从该多个驱动电路中相应的驱动电路接收的一信号。13.一种用来驱动一控制装置的方...

【专利技术属性】
技术研发人员：叶哲维，梁可骏，王裕翔，方咏仁，刘益全，蔡奕洋，方柏翔，
申请(专利权)人：联咏科技股份有限公司，
类型：发明
国别省市：