神经网络存储器制造技术

一种实例设备可包含存储器阵列和存储器控制器。所述存储器阵列可包含包含第一多个存储器单元的第一部分。所述存储器阵列可进一步包含包含第二多个存储器单元的第二部分。所述存储器控制器可耦合到所述第一部分和所述第二部分。所述存储器控制器可配置成操作所述第一多个存储器单元以进行短期存储器操作。所述存储器控制器可进一步配置成操作所述第二多个存储器单元以进行长期存储器操作。个存储器单元以进行长期存储器操作。个存储器单元以进行长期存储器操作。

【技术实现步骤摘要】
【国外来华专利技术】神经网络存储器


[0001]本公开大体上涉及与存储器阵列中的神经网络存储器相关的设备和方法。

技术介绍

[0002]下文大体上涉及存储器装置，且更确切地说，涉及使用存储器装置的权值存储。存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。举例来说，二进制装置具有通常由逻辑“1”或逻辑“0”表示的两个状态。在其它系统中，可存储多于两个状态。为了存取所存储信息，电子装置的组件可读取或感测存储器装置中所存储的状态。为了存储信息，电子装置的组件可以在存储器装置中写入状态或对状态进行编程。
[0003]存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。例如FeRAM的非易失性存储器即使在无外部电源存在的情况下仍可长时间维持其所存储的逻辑状态。除非通过外部电源周期性地刷新，否则易失性存储器单元可能随时间推移而丢失其所存储状态。
[0004]一般来说，改进存储器装置可包含增大存储器单元密度、增大读取/写入速度、提高可靠性、增强数据保持、降低功率消耗或降低制造成本以及其它度量。
附图说明
[0005]图1示出本公开的实施例的存储器系统的示例性图式。
[0006]图2示出根据本公开的实施例的支持使用存储器装置的权值存储的三维存储器阵列的一部分的实例。
[0007]图3示出根据本公开的数个实施例的存储器阵列的一部分的透视图。
[0008]图4A示出根据本公开的实施例的展示对支持使用存储器装置的短期存储器学习的权值存储的多个存储器单元执行的操作的特征的存储器阵列的实例。
[0009]图4B示出根据本公开的实施例展示对支持使用存储器装置的长期存储器学习的权值存储的多个存储器单元执行的操作的特征的存储器阵列的实例。
[0010]图5示出根据本公开的实施例的三维(3D)交叉点存储器阵列的存储器单元的阈值电压的曲线图的实例。
[0011]图6A示出根据本公开的实施例展示处于SET状态的自选(SSM)存储器单元的阈值电压的曲线图的实例。
[0012]图6B示出根据本公开的实施例展示处于RESET状态的自选(SSM)存储器单元的阈值电压的曲线图的实例。
[0013]图7至8示出根据本公开的实施例的使用存储器装置的短期或长期学习存储器存储的方法。
具体实施方式
[0014]本公开的实例可包含一种设备。实例设备可包含存储器阵列和存储器控制器。存储器阵列可包含包含第一多个存储器单元的第一部分。存储器阵列可进一步包含包含第二多个存储器单元的第二部分。存储器控制器可耦合到第一部分和第二部分。存储器控制器可配置成操作第一部分以进行短期存储器操作。存储器控制器可进一步配置成操作第二部分以进行长期存储器操作。
[0015]一些神经形态系统可使用电阻性RAM(RRAM)，例如PCM装置或自选存储器装置(如结合图2至3所描述)来存储突触的值(或权值)(例如，突触权值)。此类可变电阻存储器可包含配置成存储多个层级和/或可具有宽感测窗口的存储器单元。此类存储器可配置成通过脉冲(例如，尖峰脉冲)控制来执行训练操作。此类训练操作可包含尖峰脉冲时序依赖可塑性(STDP)。STDP可呈由在节点(例如，神经元)之间传输的尖峰脉冲之间的相关性引起的赫布(Hebbian)学习的形式。STDP可为调整节点(例如，神经元)之间的连接的强度的过程的实例。
[0016]在神经网络中，突触权值是指两个节点(例如，神经元)之间的连接的强度或幅度。通过神经网络传输的信息的性质和内容可部分地基于在节点之间形成的表示突触的连接的性质。举例来说，连接的性质可为突触权值。神经形态系统和装置尤其可被设计成得到在传统计算机架构的情况下可能无法得到的结果。举例来说，神经形态系统可用于得到更常与生物系统相关联的结果，例如学习、视觉(vision或visual)处理、听觉处理、高级计算或其它过程或其组合。作为实例，至少两个存储器单元之间的突触权值和/或连接可表示突触或突触的连接强度或程度，且与相应的短期连接或长期连接相关联，所述相应的短期连接或长期连接对应于短期和长期存储器的生物发生。可执行一系列神经网络操作以便取决于使用何种类型的存储器单元而以短期或长期方式增大至少两个存储器单元之间的突触权值，如下文将描述。
[0017]神经网络操作的学习事件可表示神经元之间的尖峰脉冲的因果性传播，从而使连接突触的权值增大。突触的权值增大可由存储器单元的导电性增大表示。可变电阻存储器阵列(例如，3D交叉点或自选存储器(SSM)阵列)可模拟突触阵列，其各自以权值或存储器单元电导率为特征。电导率越大，突触权值越大，且存储器学习程度就越高。短期存储器学习可以是快速和/或可逆的存储器学习，其中突触的模拟权值得到提升，即，其电导率通过可逆机制增大。长期存储器学习可为缓慢和/或不可逆的存储器学习，其中对于特定状态(例如，SET或RESET)，单元电导率不可逆地增大，从而产生来自较长的、依赖经验的学习的不可遗忘记忆。作为实例，由于对长期存储器单元执行强制写入循环(将其变成长期存储器单元)而引起的单元电导率增大可为不可逆的，因此在执行强制写入循环之前重置长期存储器单元会产生比重置存储器单元更高的单元电导率。然而，由于对已降级的长期存储器单元执行长期存储器操作而引起的单元电导率增大可在重置后可逆。
[0018]不同存储器单元(例如，短期存储器单元或长期存储器单元)可用于执行每一相关联类型的存储器学习操作。存储器单元可基于下文所描述的操作而变为短期存储器单元或长期存储器单元。可逆和不可逆的降级机制可在可变电阻(例如，基于硫族化物的)交叉点阵列中使用以影响可表示单元导电时所处的模拟电压(例如，下文称为阈值电压(Vt))的单元的导电性且因此模拟生物神经元的不同学习方法。
[0019]本文中描述了配置成模拟可存在于神经系统中的神经
‑
生物架构和/或存储与长期和短期学习或关系相关联的突触权值的系统、装置和方法。存储器设备可包含存储器阵列，所述存储器阵列包含第一部分和第二部分。存储器阵列的第一部分可包含第一多个可变电阻存储器单元，且第二部分可包含第二多个可变电阻存储器单元。可通过强制写入循环使第二部分降级。降级机制可包含对硫族化物材料的损坏。在包含由不为硫族化物材料的材料构成的存储器单元的一些实施例中，降级机制可包含存储器单元之间的热关系、经由存储器单元之间的控制栅极耦合器的控制、对应于存储器单元的电荷损失、温度诱发的信号或阈值损失等。
[0020]存储器控制器可配置成操作第一部分以进行短期存储器操作。第一部分的操作可包含将多个脉冲施加到第一多个存储器单元。举例来说，存储器控制器可施加多个READ干本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种设备，其包括：存储器阵列，其包括：第一部分，其包括第一多个可变电阻存储器单元；以及第二部分，其包括已经通过强制写入循环降级的第二多个可变电阻存储器单元；以及存储器控制器，其耦合到所述第一部分和所述第二部分，其中所述存储器控制器配置成：操作所述第一部分以进行短期存储器操作；以及操作所述第二部分以进行长期存储器操作。2.根据权利要求1所述的设备，其中所述控制器配置成通过施加RESET读取干扰脉冲以改变RESET读取干扰所施加到的所述第一多个可变电阻存储器单元中的任一者的电导率来操作所述第一部分以进行短期存储器操作，其中所述电导率表示突触权值或突触权值的一部分。3.根据权利要求1所述的设备，其中所述控制器配置成通过执行短SET脉冲以改变所述短SET脉冲所施加到的所述第一多个可变电阻存储器单元中的任一者的电导率来操作所述第一部分以进行短期存储器操作；其中所述电导率表示突触权值或突触权值的一部分。4.根据权利要求1至3中任一权利要求所述的设备，其中所述存储器控制器配置成通过施加脉冲以在所述第一多个存储器单元处于RESET状态且不转变到SET状态时增大其中的任一者的电导率来操作所述第一部分以进行短期存储器操作；其中增大所述电导率表示短期突触权值的增大。5.根据权利要求4所述的设备，其中所述控制器配置成通过重置所述第一多个存储器单元中的任一者的所述电导率来操作所述第一部分以进行短期存储器操作。6.根据权利要求5所述的设备，其中所述存储器控制器配置成通过施加脉冲以在所述第二多个可变电阻存储器单元处于具有比所述第一多个可变电阻存储器单元的所述RESET状态更大的电导率的RESET状态时增大其中的任一者的电导率来操作所述第二部分以进行长期存储器操作；其中增大所述电导率表示长期突触权值的增大。7.根据权利要求1至3中任一权利要求所述的设备，其中所述存储器控制器配置成在操作所述第二部分之前对所述第二多个可变电阻存储器单元执行所述强制写入循环。8.根据权利要求7所述的设备，其中配置成执行所述强制写入循环的所述存储器控制器包括配置成执行至少10,000次强制写入循环的所述存储器控制器。9.根据权利要求7所述的设备，其中配置成执行所述强制写入循环的所述存储器控制器包括配置成使所述第二多个可变电阻存储器单元处于比所述第一多个可变电阻存储器单元的降级条件更大的降级条件中的所述存储器控制器。10.根据权利要求7所述的设备，其中配置成执行所述强制写入循环的所述存储器控制器包括配置成不可逆地增大与所述第二多个可变电阻存储器单元中的每一者相关联的电导率的所述存储器控制器。11.根据权利要求7所述的设备，其中配置成执行数个短期存储器操作的所述存储器控制器包括配置成对所述第一多个可变电阻存储器单元中的任一者执行少于1000个短期存
储器操作的所述存储器控制器。12.一种设备，其包括：存储器阵列，其包括：第一部分，其包括第一多个可变电阻存储器单元；以及第二部分，其...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：