半导体存储器装置制造方法及图纸

公开了一种半导体存储器装置，所述半导体存储器装置包括：第一半导体图案和第二半导体图案，第二半导体图案与第一半导体图案在竖直方向上分开；第一位线和第二位线，第一位线电连接到第一半导体图案的第一源/漏区，第二位线电连接到第二半导体图案的第一源/漏区；字线结构，与第一半导体图案和第二半导体图案接触；以及第一数据存储元件和第二数据存储元件，第一数据存储元件电连接到第一半导体图案的第二源/漏区，第二数据存储元件电连接到第二半导体图案的第二源/漏区，其中，第一半导体图案和第二半导体图案是单晶的，其中，第一半导体图案的晶体取向不同于第二半导体图案的晶体取向。晶体取向。晶体取向。

【技术实现步骤摘要】
半导体存储器装置
[0001]本申请基于并要求于2020年8月5日在韩国知识产权局提交的第10
‑
2020
‑
0098193号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。


[0002]公开涉及一种半导体存储器装置，更具体地，涉及一种三维(3D)半导体存储器装置。

技术介绍

[0003]电子装置的高性能、高速度和紧密度继续受到需求。因此，在电子装置中包括的半导体存储器装置中持续存在对高集成密度的需求。可以通过减小存储器单元的平面面积来增大半导体存储器装置的集成密度。然而，存储器单元的平面面积的减小在工艺方面受到限制。为了进一步增大集成密度，已经引入了具有在竖直方向上堆叠的存储器单元的3D半导体存储器装置。

技术实现思路

[0004]提供了一种易于制造的三维(3D)半导体存储器装置。
[0005]附加的方面将在以下的描述中被部分地阐述，并且部分地将根据描述而明显，或者可以通过实践呈现的实施例而获知。
[0006]根据公开的一个方面，一种半导体存储器装置包括：第一半导体图案和第二半导体图案，第二半导体图案与第一半导体图案在竖直方向上分开；第一位线和第二位线，第一位线电连接到第一半导体图案的第一源/漏区，第二位线电连接到第二半导体图案的第一源/漏区；字线结构，与第一半导体图案和第二半导体图案接触；以及第一数据存储元件和第二数据存储元件，第一数据存储元件电连接到第一半导体图案的第二源/漏区，第二数据存储元件电连接到第二半导体图案的第二源/漏区，其中，第一半导体图案和第二半导体图案是单晶的，其中，第一半导体图案的晶体取向不同于第二半导体图案的晶体取向。
[0007]根据公开的一个方面，一种半导体存储器装置包括：多个半导体图案，在竖直方向上分开；位线，电连接到所述多个半导体图案的相应的第一源/漏区；多个字线结构，分别与所述多个半导体图案接触；以及多个数据存储元件，电连接到所述多个半导体图案的相应的第二源/漏区，其中，所述多个半导体图案是单晶的，其中，所述多个半导体图案中的至少一个的晶体取向不同于所述多个半导体图案中的另一个的晶体取向。
[0008]根据公开的一个方面，一种半导体存储器装置包括：多个半导体图案，在竖直方向和第一水平方向上布置，其中，所述多个半导体图案中的每个在第二水平方向上延伸；多个绝缘层，在竖直方向上将所述多个半导体图案分开；位线，电连接到所述多个半导体图案中的一些半导体图案的相应的第一源/漏区；字线结构，与所述多个半导体图案中的所述一些半导体图案接触；以及多个数据存储元件，电连接到所述多个半导体图案的相应的第二源/漏区，其中，所述多个半导体图案是单晶的，其中，所述多个半导体图案中的至少一个的晶
体取向不同于所述多个半导体图案中的另一个的晶体取向。
附图说明
[0009]根据以下结合附图的详细描述，将更清楚地理解专利技术构思的实施例，在附图中：
[0010]图1是根据实施例的半导体存储器装置的单元阵列的电路图；
[0011]图2是根据实施例的半导体存储器装置的透视图；
[0012]图3是根据实施例的半导体存储器装置的透视图；
[0013]图4A至图4C是分别沿着图3中的线A
‑
A'、线B
‑
B'和线C
‑
C'截取的剖视图；
[0014]图5A至图5F是用于描述根据实施例的制造用于制造半导体存储器装置的堆叠结构的方法的剖视图；
[0015]图6A至图6E是用于描述根据实施例的制造用于制造半导体存储器装置的堆叠结构的方法的剖视图；
[0016]图7A至图7G是用于描述根据实施例的制造用于制造半导体存储器装置的堆叠结构的方法的剖视图；
[0017]图8A、图9A、图10A、图11A、图12A、图13A和图14A是用于描述根据实施例的使用通过图5A至图5F、图6A至图6E或者图7A至图7G的方法制造的堆叠结构来制造半导体存储器装置的方法的平面图；
[0018]图8B、图9B、图10B、图11B、图12B、图13B和图14B是根据实施例的分别沿着图8A、图9A、图10A、图11A、图12A、图13A和图14A中的线A
‑
A'截取的剖视图；
[0019]图8C、图9C、图10C、图11C、图12C、图13C和图14C是根据实施例的分别沿着图8A、图9A、图10A、图11A、图12A、图13A和图14A中的线B
‑
B'截取的剖视图；
[0020]图15是根据实施例的半导体存储器装置的透视图；
[0021]图16A是根据实施例的半导体存储器装置的平面图；以及
[0022]图16B是根据实施例的沿着图16A中的线A
‑
A'截取的剖视图。
具体实施方式
[0023]图1是根据实施例的半导体存储器装置的单元阵列的电路图。
[0024]参照图1，单元阵列可以包括多个子单元阵列SCA。子单元阵列SCA可以在第二水平方向D2上布置。子单元阵列SCA中的每个可以包括多条位线BL、多条字线WL、多个存储器单元晶体管MCT和多个数据存储元件DS。
[0025]位线BL中的每条可以在第一水平方向D1上延伸。一个子单元阵列SCA的位线BL可以在竖直方向D3上彼此分开。位线BL可以电连接到在第一水平方向D1上布置的多个存储器单元晶体管MCT中的每个的第一源/漏区。
[0026]字线WL中的每条可以在竖直方向D3上延伸。一个子单元阵列SCA的字线WL可以在第一水平方向D1上彼此分开。字线WL可以电连接到在竖直方向D3上布置的多个存储器单元晶体管MCT中的每个的栅极。
[0027]一个子单元阵列SCA的存储器单元晶体管MCT可以在第一水平方向D1和竖直方向D3上布置。数据存储元件DS中的每个可以电连接到存储器单元晶体管MCT的第二源/漏区。数据存储元件DS可以包括例如磁隧道结、相变材料或电容器。
[0028]图2是根据实施例的半导体存储器装置的透视图。
[0029]参照图1和图2，参照图1描述的子单元阵列SCA中的一个可以布置在基底SUB上。基底SUB可以包括半导体材料，诸如IV族半导体材料、III
‑
V族半导体材料、II
‑
VI族半导体材料或其组合。IV族半导体材料可以包括例如硅(Si)或锗(Ge)。III
‑
V族半导体材料可以包括例如砷化镓(GaAs)、磷化铟(InP)、磷化镓(GaP)、砷化铟(InAs)、锑化铟(InSb)或砷化铟镓(InGaAs)。II
‑
VI族半导体材料可以包括例如碲化锌(ZnTe)或硫化镉(CdS)。
[0030]每个子单元阵列SCA(例如，图1中的SCA)可以包括多条位线BL、多个字线结构WLS、多个半导体图案SP和多个数据存储元件DS。半导体图案SP和字线结构WLS可以对应本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，所述半导体存储器装置包括：第一半导体图案和第二半导体图案，第二半导体图案与第一半导体图案在竖直方向上分开；第一位线和第二位线，第一位线电连接到第一半导体图案的第一源/漏区，第二位线电连接到第二半导体图案的第一源/漏区；字线结构，与第一半导体图案和第二半导体图案接触；以及第一数据存储元件和第二数据存储元件，第一数据存储元件电连接到第一半导体图案的第二源/漏区，第二数据存储元件电连接到第二半导体图案的第二源/漏区，其中，第一半导体图案和第二半导体图案是单晶的，并且其中，第一半导体图案的晶体取向不同于第二半导体图案的晶体取向。2.根据权利要求1所述的半导体存储器装置，其中，第一半导体图案和第二半导体图案中的至少一个包括以相对于第一半导体图案和第二半导体图案中的所述至少一个的底表面或顶表面的倾斜角延伸的晶格缺陷。3.根据权利要求2所述的半导体存储器装置，其中，所述倾斜角为50度至60度。4.根据权利要求1所述的半导体存储器装置，其中，第一位线和第二位线在第一水平方向上延伸，并且其中，第二位线与第一位线在竖直方向上分开。5.根据权利要求1所述的半导体存储器装置，其中，字线结构在竖直方向上延伸。6.根据权利要求1所述的半导体存储器装置，其中，第一半导体图案和第二半导体图案中的每个在第二水平方向上延伸。7.根据权利要求6所述的半导体存储器装置，其中，第一半导体图案的第一源/漏区在第二水平方向上与第一半导体图案的第二源/漏区分开，并且其中，第二半导体图案的第一源/漏区在第二水平方向上与第二半导体图案的第二源/漏区分开。8.根据权利要求1至7中任意一项所述的半导体存储器装置，其中，第一数据存储元件和第二数据存储元件中的每个包括电连接到第一半导体图案或第二半导体图案的第二源/漏区的第一电极、位于第一电极上的第二电极以及位于第一电极与第二电极之间的介电层。9.根据权利要求8所述的半导体存储器装置，其中，第一数据存储元件与第二数据存储元件共用介电层和第二电极。10.根据权利要求9所述的半导体存储器装置，其中，第一电极包括第一基体和第一突起，第一基体电连接到第一半导体图案或第二半导体图案的第二源/漏区，第一突起从第一基体沿第二水平方向突出，并且第一基体和第一突起限定内部空间，并且其中，第二电极包括第二基体和从第二基体沿第二水平方向的反方向突出的多个第二突起，所述多个第二突起中的每个位于所述内部空间中。11.一种半导体...

【专利技术属性】
技术研发人员：郑承宰，朴光浩，金哉勳，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：