一种低压可擦写的纳米晶存储电容结构及其制备方法技术

本发明专利技术涉及一种低压可擦写的纳米晶存储电容结构及其制备方法。一种低压可擦写的纳米晶存储电容，以Ｐ型单晶硅片为衬底层，其上依序有：１）用原子层淀积的方法生长的Ａｌ↓［２］Ｏ↓［３］／ＨｆＯ↓［２］／Ａｌ↓［２］Ｏ↓［３］纳米叠层薄膜作为电荷隧穿层；２）１－６纳米厚的钴纳米晶层；３）原子层淀积２０－５０纳米厚的ＨｆＯ↓［２］薄膜作为阻挡层；４）上电极层；其中，Ａｌ↓［２］Ｏ↓［３］单层的厚度为１－４纳米，ＨｆＯ↓［２］的单层厚度也为１－４纳米。由于本发明专利技术采用Ａｌ↓［２］Ｏ↓［３］／ＨｆＯ↓［２］／Ａｌ↓［２］Ｏ↓［３］叠层结构作为隧穿层，不仅提高了编程和擦除速度，还降低了操作电压，同时具有优良的电荷保持特性。采用钴纳米晶作为电荷存储中心，有利于提高电荷的存储能力并降低制造成本，提高良品率。

【技术实现步骤摘要】

本专利技术属于半导体集成电路制造领域，具体涉及一种快闪存储器 的电容结构和制备方法，尤其是一种低压可擦写的纳米晶存储电容结 构及其制备方法。
技术介绍
随着半导体工艺技术的不断发展,非挥发性快闪存储器集成密度越来越高,存储单元尺寸随之减小，在65nm技术节点之后传统的多晶 硅浮栅结构出现了一系列的问题，极大地影响了器件存储的性能，诸 如擦写速度慢，工作电压高等。基于非连续电荷俘获机理，如纳 米晶存储器等的新一代非挥发性存储器最近引起了广泛关注，有望实 现良好的存储功能，具有更好的数据保持特性，更小的操作电压和更 快的擦写速度。目前，用于快闪存储器的纳米晶主要有半导体和 金属两大类，还有少量金属氧化物类纳米晶的报道。与半导体纳米晶 相比，金属纳米晶有几个主要的优点，比如较大的金属功函数选择 范围，不存在多维载流子限制效应，而且在费米能级附近有较高的态 密度，因此不易受污染以及纳米晶/介质界面处陷阱的影响,可以提供 更均匀的器件特性等。另外，快闪存储器的擦写速度和记忆保持时间之间存在相互折中 的问题，即为了达到更长的保持时间就必须有较厚的隧穿层，但是这 样又会减慢擦写速度。为了解决这个问题，业界已采取了许多新的方 法，最近， 一种用叠加的几层绝缘介质来作为隧穿层的新结构引起了 广泛关注，由于叠层各单层有不同的禁带宽度和介电常数，故穿过叠 层的电场重新分布，这样可以使得在擦写时电荷更容易隧穿至纳米晶或隧穿回衬底，但同时又不会影响存储时间。所以，叠层的隧穿 层会对电容存储特性有很大改进，有很大的应用前景。其中，参考文献 J. D. Blauwe， IEEE Trans. Nanotechnology 1， 1 (2002). J. J. Lee， and D. L Kwong, IEEE Trans. Electron Devices 52， 507(2005). H. L. Hanafi， S. Tiwari， and I. Khan， IEEE Trans. Electron Devices 43， 1553 (1996). Z. Liu， C. Lee， V. Narayanan, Ci Pei, and E. C. Kan， IEEE Trans. Electron Devices 49， 1606 (2002). B.Govoreanu, P. Blomme， M. Rosmeulen, and J. V, Houdt， IEEE Electron Device Lett. 24， 99 (2003).
技术实现思路
本专利技术的目的是提供一种数据保持特性好、操作电压低、擦写速 度快的低压可擦写的纳米晶存储电容结构。本专利技术的再一 目的是提供上述产品的制备方法。本专利技术提出的一种低压可擦写的纳米晶存储电容，以P型单晶硅 片为衬底层，其上依序有1) 用原子层淀积的方法生长的Al203/Hf02/Al203纳米叠层薄膜 作为电荷隧穿层；2) l—6纳米厚的钴纳米晶层，作为电荷存储中心；3) 原子层淀积20—50纳米厚的HfO2薄膜作为阻挡层，具体厚 度为20—50纳米之间任意自然数；4) 上电极层；其中，Al203单层的厚度为1—4纳米，包括1纳米、2纳米、3 纳米、4纳米；Hf02的单层厚度也为l一4纳米，包括1纳米、2纳 米、3纳米、4纳米。淀积100—300纳米的氮化钽或铝作为上电极材料，并经过光刻 和刻蚀形成栅极图形，如图l本专利技术纳米晶存储电容结构示意图。本专利技术中电荷隧穿层Al203/Hf02/Al203是在原子层淀积系统中交 替生长完成，中间不需要暴露到大气环境中，而单层A1203和Hf02 薄膜的厚度是通过控制原子层淀积的反应循环次数来实现。所述的P型单晶硅片采用(100)晶向的P型单晶硅片，硅片的 电阻率为8 — 12欧姆*厘米。在形成Al203/Hf02/Al203叠层结构之后，接着溅射淀积一层1 一6 纳米厚的钴层，并在400—70(TC温度范围内快速热退火以形成钴纳 米晶。其中，钴纳米晶的密度和大小是受钴的初始厚度以及随后退火的温度和时间决定。针对上述的低压可擦写的纳米晶存储电容的制备方法，依下述步骤1) 采用(100)晶向的P型单晶硅片作为衬底，硅片的电阻率为8 —12欧姆*厘米，首先对硅片进行标准清洗，并利用稀氢氟酸去除残留 的自然氧化层；2) 形成叠层电荷隧穿层采用原子层淀积的方法生长八1203和HfQ2 薄膜，衬底温度控制在250-35(TC范围内的任意温度，其中，A1203 的反应源选用三甲基铝A1(CH3)3 (TMA)和水蒸汽；Hf02的反应源 选用四氯化铪HfCU或四-(乙基甲基胺基酸)-铪(TEMAH)和水蒸 汽；本专利技术中隧穿层为依次生长的Al203/Hf02/Al203叠层结构，其中， 八1203层的厚度为l一4纳米之间任意自然数、HfQ2层的厚度为1—4 纳米之间任意自然数；3) 形成钴纳米晶层采用磁控溅射的方法淀积超薄金属钴层，钴层 的厚度为l一6纳米之间任意自然数，然后在氮气中进行快速热退火， 即可形成钴纳米晶，其中，退火温度为400—700'C之间任意温度， 时间为10—30秒之间任意时间；4) 形成阻挡层采用原子层淀积的方法生长HfQ2，衬底温度控制在 250-350'C之间任一温度。其中，Hf02的反应源可选用四氯化铪 HfCU或四-(乙基甲基胺基酸)-铪(TEMAH)和水蒸汽，附02阻挡层 的厚度为20—50纳米之间任意厚度；5) 形成栅电极首先采用磁控溅射的方法制备金属TaN或Al薄膜，膜厚为100—300纳米之间任意厚度，然后，经过光刻和刻蚀等工艺 步骤形成电极图形。在上述制备方法基础上，为了方便器件性能的测量，对(100)晶 向的P型单晶硅片清洗、用氢氟酸去除衬底背面的自然氧化层，然后 淀积一层金属铝层，以形成良好的欧姆接触。 本专利技术具有以下优点1、 本专利技术采用Al203/Hf02/Al203叠层结构作为隧穿层，由于A1203 和Hf02具有不同的禁带宽度和能带结构，因此Al203/Hf02/Al203这 种叠层结构可以形成凹槽型的复合能带结构，在外电场的作用下它的 电荷注入势垒就容易发生明显的变化。这不仅提高了编程和擦除速 度，还降低了操作电压，同时具有优良的电荷保持特性。2、 采用钴纳米晶作为电荷存储中心，由于它的功函数较高(达到 5eV),所以能提供较大的势阱深度，有利于提高电荷的存储能力。 此外，钴纳米晶的形成温度相对较低，有利于降低集成电路的热处理 温度，从而降低制造成本，提高良品率。3、 采用原子层淀积的方法制备Al203和Hf02介质薄膜，不仅可以精 确地控制薄膜的厚度，还可以在低于350'C下生长高质量的薄膜。低 温下的薄膜生长还可以抑制衬底硅与介质薄膜之间的化学反应，阻止 不希望的界面层的形成。附图说明图1本专利技术纳米晶存储电容剖面结构示意图，隧穿层为八1203/1"1幻2/八1203叠层结构，含有钴纳米晶层。图2快速热退火后形成的钴纳米晶的原子力显微照片。图3隧穿层为Al203/Hf02/Al203的钴纳米晶存储电容在1MHz下不同扫描电压下得到的电容一电压曲线。图4含Al203/Hf02/Al203隧穿层与单一 A1203隧本文档来自技高网...

【技术保护点】
一种低压可擦写的纳米晶存储电容，以Ｐ型单晶硅片为衬底层，其上依序有：　１）用原子层淀积的方法生长的Ａｌ↓［２］Ｏ↓［３］／ＨｆＯ↓［２］／Ａｌ↓［２］Ｏ↓［３］纳米叠层薄膜作为电荷隧穿层；　２）１－６纳米厚的钴纳米晶层；　３）原子层淀积２０－５０纳米厚的ＨｆＯ↓［２］薄膜作为阻挡层；　４）上电极层；　其中，Ａｌ↓［２］Ｏ↓［３］单层的厚度为１－４纳米，ＨｆＯ↓［２］的单层厚度也为１－４纳米。

【技术特征摘要】

【专利技术属性】
技术研发人员：丁士进，廖忠伟，苟鸿雁，张卫，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[中国|上海]