沟槽的形成方法技术

本发明专利技术公开了一种沟槽的形成方法，包括步骤：提供衬底，且所述衬底上具有刻蚀停止层及介质层；在所述介质层上定义出沟槽图形；刻蚀形成沟槽；对所述衬底进行高温灰化处理；利用等离子体刻蚀方法去除所述刻蚀停止层，同时去除残留的光刻胶及聚合物的微粒。本发明专利技术的沟槽形成方法，在不增加额外的工艺步骤的情况下，不仅保持了较好的沟槽侧壁形状，还可以将残留的光刻胶及聚合物去除干净，有效地改善了器件的电性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种。
技术介绍
半导体制作工艺是一种平面制作工艺，其在同一衬底上形成大量各 种类型的复杂器件，并互相连接以具有完整的电子功能。在这一制造过 程中，常需要在衬底上形成大量的沟槽，其可通过填充金属形成金属连 线。目前这一用于形成金属连线的沟槽在形成过程中存在一个备受关注的问题刻蚀后残留的光刻胶及聚合物的去除。传统的刻蚀后去除残留的光刻胶及聚合物的方法主要有两种， 一种 是在低温下进行灰化(ashing)处理的方法，该方法可以得到较好的残 留物的去除效果，但其会在器件结构上造成削角的形状；另一种是在高 温下进行灰化处理，其形成的器件结构较为完整，但残留物的去除效果 不好，在处理后仍易残留部分光刻胶及聚合物微粒，往往还需要在其后 进行湿法清洗处理。图l为现有的形成沟槽图形后的器件剖面示意图，如图l所示，在硅 衬底101上生长介质层102，该介质层102可以是氧化硅层，然后在介质层 102的表面涂布光刻胶103，并光刻形成沟槽结构的图形。图2为现有的刻蚀形成沟槽后的器件剖面示意图，如图2所示，利用 刻蚀工艺将未被光刻胶保护的介质层102刻蚀去除，形成沟槽IIO。在刻 蚀过程中，通常所用的刻蚀反应气体会包含氟化碳气体中的一种，它们 与光刻胶、刻蚀生成物等会产生一定的结合，形成聚合物lll，该聚合物 lll能阻挡对沟槽侧壁的刻蚀，增强刻蚀的方向性，从而实现对沟槽的孔 径尺寸的良好控制。但是，这些聚合物111与残留的光刻胶103，在刻蚀完成后必须去除， 否则其将成为增加产品表面缺陷密度的颗粒和污染物源，毁坏器件功能，影响器件的成品率和可靠性。事实上，这些聚合物的去除已成为了刻蚀 工艺完成后必须经过的一个关键步骤，其去除效果的好坏也会直接影响 到沟槽的形成质量。示意图，如图3所示，采用低温(通常在室温附近)灰化方法进行处理后， 刻蚀后残留的光刻胶103，及聚合物111都去除干净了 ，但该方法需要对衬底加偏置电压，结果会导致沟槽110的侧壁处形成削角310，其在显微镜下观察到的表现之一是沟槽的尺寸与设计值相比较大。虽然这一 削角现象对大尺寸器件的性能参数影响不太明显，但随着 器件尺寸的不断缩小，对器件尺寸的要求越来越严格，该削角现象对器件性能的影响也越来越突出，尤其在制作工艺进入至90nm以下时，该削 角对器件性能的影响已不能再忽视，具体可表现为器件的电阻值较大， 电性能变差等。图4为采用现有的高温灰化方法去除光刻胶及聚合物后的器件剖面 示意图，如图4所示，高温灰化方法不需要对衬底加偏置电压，在处理完 成后，沟槽110的侧壁形状可以保持得较好，但其的去除效果不佳，在光 刻胶及聚合物较厚的沟槽表面区域，往往仍会残留部分难以去除的光刻 胶及聚合物的微粒111，，其会对后续工艺造成影响，进而影响到器件性能。为此，于2005年8月10日公开的公开号为CN1653593A的中国专利申 请提出了一种两步灰化的方法，其先利用不对衬底加偏置的灰化方法将 大部分残留的光刻胶和聚合物去除，然后，再通过对衬底加偏置的方法 进一步灰化去除剩余的光刻胶及聚合物。但是，该方法在第一步灰化处 理中，需要在低温不加偏置的情形下去除大部分残留的光刻胶和聚合物， 其去除的效率较低，延长了整个灰化处理所需的时间，使生产周期有所 加长，并不适于在实际生产中推广应用。
技术实现思路
本专利技术提供一种，在不影响生产周期的前提下，改善了现有的沟槽形成方法，提高了沟槽的形成质量。 本专利技术提供的一种，包括步骤提供衬底，且所述衬底上具有刻蚀停止层及介质层；在所述介质层上定义出沟槽图形；刻蚀形成沟槽；对所述衬底进行高温灰化处理；利用等离子体刻蚀方法去除所述刻蚀停止层，同时去除残留的光刻 胶及聚合物的微粒。其中，所述高温灰化处理的温度在200至300。C之间。其中，所述高温灰化处理过程中通入了氧气和氮气。优选地，所述等离子体刻蚀方法去除刻蚀停止层的功率设置在800 至IOOOW之间。优选地，所述等离子体刻蚀方法去除刻蚀停止层的腔室压力设置在 40至60mTorr之间。其中，所述等离子体刻蚀过程中通入的气体包括氧气和氢氟化碳气体。其中，所述刻蚀停止层为氮化硅层或掺氮的碳化硅层。 其中，所述刻蚀停止层的厚度在500至800A之间。 其中，所述介质层至少包括氧化硅层。其中，所述介质层至少包括位于刻蚀停止层之上的未掺杂的氧化硅 层和位于所述未掺杂的氧化硅层之上的氮氧化硅层。其中，所述未掺杂的氧化硅层的厚度在1至1.8微米之内。其中，所述氮氧化硅层的厚度在1000至2000A之内。与现有技术相比，本专利技术具有以下优点本专利技术的，在刻蚀形成沟槽后，先采用高温灰化的 方法去除光刻胶及聚合物，然后，再在利用等离子体刻蚀去除刻蚀停止 层时将灰化后残留的光刻胶及聚合物微粒进一步去除干净。采用本专利技术 的，不仅避免了传统的低温灰化中沟槽侧壁出现削角的 现象，还可以在不增加额外的工艺步骤的情况下将残留的光刻胶及聚合 物微粒去除干净，有效地提高了沟槽的形成质量，改善了器件整体的电 性能，另外，本专利技术的沟槽形成方法还具有操作简便的优点。 附图说明图1为现有的形成沟槽图形后的器件剖面示意图2为现有的刻蚀形成沟槽后的器件剖面示意图3为采用现有的低温灰化方法去除光刻胶及聚合物后的器件剖面 示意图4为采用现有的高温灰化方法去除光刻胶及聚合物后的器件剖面 示意图5为本专利技术的沟槽形成方法的具体实施例的流程<image>image see original document page 7</image>，的示意图7为本专利技术具体实施例中定义沟槽图形后的器件剖面示意图 图8为本专利技术具体实施例中刻蚀形成沟槽后的器件剖面示意图 图9为本专利技术具体实施例中高温灰化处理后的器件剖面示意图 图10为本专利技术具体实施例中去除刻蚀停止层后的器件剖面示意图； 图11为采用本专利技术方法形成的沟媸占类闳祛绍成的沟槽的串联电阻测试结果对比图； 图12为采用本专利技术方法形成的爿成的沟槽的接触电阻测试结果对比图具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合 附图对本专利技术的具体实施方式做详细的说明。本专利技术的处理方法可以被广泛地应用于各个领域中，并且可利用许 多适当的材料制作，下面是通过具体的实施例来加以说明，当然本专利技术 并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替 换无疑地涵盖在本专利技术的保护范围内。其次，本专利技术利用示意图进行了详细描述，在详述本专利技术实施例时， 为了便于说明，表示器件结构的剖面图会不依一般比例作局部放大，不 应以此作为对本专利技术的限定，此外，在实际的制作中，应包含长度、宽 度及深度的三维空间尺寸。半导体集成电路芯片的工艺制作利用批量处理技术，在同一硅衬底上形成大量各种类型的复杂器件，并将其互相连接以具有完整的电子功 能。随着超大规模集成电路的迅速发展，芯片的集成度越来越高，元器 件的尺寸越来越小，因器件的高密度、小尺寸引发的各种效应对半导体 工艺制作结果的影响也日益突出。如随着器件尺寸的进一步缩小，对器件尺寸的要求会更加严格，这 就对半导体制作工艺提出了更高的要求。以沟槽的形成为例，传统的低 温灰化去除残留的光刻胶及聚合物的工艺方法本文档来自技高网...

【技术保护点】
一种沟槽的形成方法，其特征在于，包括步骤：　提供衬底，且所述衬底上具有刻蚀停止层及介质层；　在所述介质层上定义出沟槽图形；　刻蚀形成沟槽；　对所述衬底进行高温灰化处理；　利用等离子体刻蚀方法去除所述刻蚀停止层，同时去除残留的光刻胶及聚合物的微粒。

【技术特征摘要】

【专利技术属性】
技术研发人员：周鸣，沈满华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]