具有不同侧壁层宽度的CMOS器件及其制造方法技术

公开了一种具有不同侧壁层宽度的ＣＭＯＳ的制造方法，包括：提供一半导体衬底；在所述衬底上形成第一栅极结构和第二栅极结构；在具有所述第一栅极结构和第二栅极结构的衬底表面淀积第一介质层；刻蚀所述第一介质层，以在所述第一栅极结构和第二栅极结构两侧形成侧壁层；沉积第二介质层；所述第二介质层覆盖所述第一栅极结构和第二栅极结构以及侧壁层；利用掩膜层选择性地去除覆盖所述第二栅极结构两侧侧壁层的第二介质层；移除所述掩膜层；执行杂质离子注入工艺以形成源极和漏极的轻掺杂区。本发明专利技术的ＣＭＯＳ器件在ＰＭＯＳ晶体管栅极两侧形成的侧壁层厚度大于在ＮＭＯＳ晶体管栅极两侧形成的侧壁层厚度，能够改善ＣＭＯＳ器件电学性能一致性。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种具有不同侧壁层 (offset spacer)宽度的CMOS(互补金属氧化物半导体)器件及其制造方 法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算 速度、更大的数据存储量以及更多的功能，半导体晶片朝向更高的元件 密度、高集成度方向发展，CMOS器件的栅极特征尺寸已经进入深亚微 米阶段，栅极长度变得越来越细且长度变得较以往更短。目前采用轻掺 杂漏极(LDD)结构(通常称为延伸掺杂)以使源/漏结区变浅来避免短 沟效应。目前的工艺在源区和漏区进行轻掺杂离子注入之前，NMOS晶体管 和PMOS晶体管的栅极侧壁具有相同厚度的侧壁层(offsetspacer)。申 请号为200510093507.7的中国专利申请揭示了 一种半导体器件及其制造 方法，该方法在NMOS和PMOS的栅极两侧形成厚度相同的侧壁。图l 至图4为说明现有CMOS器件制造方法的剖面图。如图所示，NMOS晶 体管和PMOS晶体管由浅沟槽(STI)隔离，在半导体衬底10上分别刻 蚀出PMOS晶体管的斥册极11和NMOS晶体管的栅极12,如图1所示。然后，在衬底10表面淀积氧化珪层，刻蚀该氧化硅层，从而在PMOS 晶体管栅极11的侧面形成侧壁层13,在NMOS晶体管栅极12的侧面形 成侧壁层14，如图2所示。随后如图3所示，向PMOS晶体管的栅极11两侧的衬底中注入P型 杂质离子15，向NMOS晶体管的栅极12两侧的衬底中注入N型杂质离 子16。经退火后，形成PMOS晶体管的轻掺杂区17和NMOS晶体管的 轻掺杂区18,如图4所示。离子注入后，PMOS晶体管的轻掺杂区17和NMOS晶体管的轻掺杂 区18决定了 PMOS晶体管和NMOS晶体管的沟道长度。由于侧壁层13 和14的厚度相同，衬底表面对应的PMOS晶体管轻掺杂的区域范围与 NMOS晶体管轻掺杂的区域范围也应基本相同，因此PMOS晶体管和 NMOS晶体管的沟道长度应基本相同。然而，由于PMOS晶体管的源/ 漏轻掺杂区的掺杂剂硼比NMOS晶体管的源/漏轻掺杂区的掺杂剂磷、砷 或锑具有更快的扩散速率，因此，在同一个衬底10中，实际PMOS晶体 管和NMOS晶体管的沟道有效长度不同，PMOS晶体管的沟道有效长度 要短于NMOS晶体管的沟道有效长度。导致PMOS晶体管的饱和漏电流 增加，并使NMOS和PMOS的阈值电压、驱动电流以及饱和漏电流的对 称性和一致性差异，使CMOS器件的电性下降。
技术实现思路
本专利技术的目的在于提供一种具有不同侧壁层宽度的CMOS器件及 其制造方法，以解决现有技术中存在的问题。一方面，提供了一种具有不同侧壁层宽度的CMOS的制造方法， 包括提供一半导体衬底；在所述衬底上形成第 一栅极结构和第二栅极结构； 在具有所述第一4册极结构和第二栅极结构的衬底表面淀积第一介 质层；刻蚀所述第一介质层，以在所述第一栅极结构和第二栅极结构两侧 形成侧壁层；沉积第二介质层；所述第二介质层覆盖所述第 一栅极结构和第二栅 才及结构以及侧壁层；利用掩膜层选择性地去除覆盖所述第二栅极结构两侧侧壁层的第 二介质层；移除所述掩膜层；执行杂质离子注入工艺以形成源极和漏极的轻掺杂区。所述第一栅极结构为PMOS晶体管的栅极结构。 所述第二栅极结构为NMOS晶体管的栅极结构。 所述栅极结构包括衬底表面的栅极介质层和栅极。 所述第一介质层的材质为氧化硅、氮化硅或氮氧化硅。 所述第二介质层的材质为氧化硅、氮化硅或氮氧化硅。相应地，提供了一种具有不同侧壁层宽度的CMOS器件，包括一 半导体衬底；在所述衬底表面形成的第一4册极结构和第二棚-极结构；和 覆盖所述第一栅极结构和第二栅极结构两侧的侧壁层；以及仅覆盖所述 第一栅极结构两侧侧壁层和表面的第二介质层；和第一栅极结构和第二 栅极结构两侧衬底中的源极和漏极的轻掺杂区。所述第一栅极结构为PMOS晶体管的栅极结构。 所述第二栅极结构为NMOS晶体管的栅极结构。 所述栅极结构包括衬底表面的栅极介质层和栅极。 所述第一介质层的材质为氧化硅、氮化硅或氮氧化硅。 所述第二介质层的材质为氧化硅、氮化硅或氮氧化;圭。 与现有技术相比，本专利技术具有以下优点本专利技术的具有不同侧壁层宽度的CMOS器件及其制造方法在 PMOS晶体管栅极两侧形成的侧壁层厚度大于在NMOS晶体管栅极两 侧形成的侧壁层厚度，使得在源/漏区掺杂杂质粒子并进行热退火后， NMOS和PMOS晶体管的沟道有效长度趋于相同。具有不同侧壁层宽 度的CMOS器件克服了由于PMOS晶体管的掺杂剂(硼)比NMOS晶 体管的源/漏区的掺杂剂的扩散速率快，使实际PMOS晶体管的沟道有 效长度比NMOS晶体管的沟道有效长度短，导致PMOS晶体管饱和漏电流增大的缺点，从而使CMOS器件的性能，例如阈值电压、驱动电 流和饱和漏电流的对称性和一致性得到了改善。附图说明通过附图中所示的本专利技术的优选实施例的更具体说明，本专利技术的上 述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记 指示相同的部分。并未刻意按比例绘制附图，重点在于示出本专利技术的主 旨。在附图中，为清楚明了，放大了层和区域的厚度。图1至图4为说明现有CMOS器件制造方法的剖面图5至图12为说明根据本专利技术实施例的CMOS器件制造方法的剖 面图。具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合 附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是 本专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员 可以在不违背本专利技术内涵的情况下做类似推广。因此本专利技术不受下面公 开的具体实施的限制。在CMOS器件中，NMOS的n-沟道和PMOS的P-沟道在同一个衬 底中形成，沟道的有效长度由源/漏极之间的距离决定。源/漏极的形成 是通过在沟道两侧的源/漏区进行不同的杂质掺杂，借此获得NMOS和 PMOS晶体管各自的传导特性。通常期望CMOS器件的NMOS晶体管 和PMOS晶体管在驱动电压和饱和漏电流等电学性能方面具有良好的 对称性。通常，NMOS和PMOS晶体管的侧壁层宽度是相同的，这使得源/ 漏区的离子注入范围相同。但是，由于在NMOS和PMOS晶体管中注 入的杂质在村底中的扩散速率存在差异，导致实际沟道有效长度不同。在深亚微米CMOS器件中， 一方面，期望NMOS晶体管和PMOS晶体 管的沟道有效长度接近，增加对称性；另一方面，由于硼载流子的高扩 散率会导致亚阈值漏电流上升，因此希望PMOS的源/漏极区的延伸部 分远离，使沟道加长，从而降低亚阈值漏电流；对于NMOS晶体管而 言，驱动电流和饱和漏极电流是很重要的参数，它们受源/漏区及其延 伸部分的有效长度(产生寄生电阻)的影响明显，因此期望NMOS的 源/漏极区具有较接近的延伸部分，使其沟道较PMOS的短，从而增加 驱动电流。本专利技术的互补金属氧化物半导体器件的制造方法在衬底上形成一 种CMOS器件结构，CMOS器件包括在同一衬底上形成的NMOS晶体 管和PMOS晶体管。利用本专利技术，在NMOS晶体管栅极两侧形成的侧 壁层的宽度小于在PMOS晶体管栅极两侧形成的侧壁层的宽度。图5 至图1本文档来自技高网...

【技术保护点】
一种具有不同侧壁层宽度的ＣＭＯＳ的制造方法，包括：　提供一半导体衬底；　在所述衬底上形成第一栅极结构和第二栅极结构；　在具有所述第一栅极结构和第二栅极结构的衬底表面淀积第一介质层；　刻蚀所述第一介质层，以在所述第一栅极结构和第二栅极结构两侧形成侧壁层；　沉积第二介质层；所述第二介质层覆盖所述第一栅极结构和第二栅极结构以及侧壁层；　利用掩膜层选择性地去除覆盖所述第二栅极结构两侧侧壁层的第二介质层；　移除所述掩膜层；　执行杂质离子注入工艺以形成源极和漏极的轻掺杂区。

【技术特征摘要】

【专利技术属性】
技术研发人员：马擎天，刘乒，杜珊珊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]