形成高电容二极管的方法及其结构技术

本发明专利技术公开了形成高电容二极管的方法及其结构。在一个实施方案中，在相反传导类型的半导体区域内形成高掺杂半导体沟道，以增加器件的电容。

【技术实现步骤摘要】

本专利技术一般涉及电子学，尤其涉及形成半导体器件的方法和结构。
技术介绍
过去，半导体工业使用各种方法和结构来将电容器与其他有源和 无源元件一起集成在半导体芯片上。例如，常常希望使用电容器来将 滤波器集成到半导体芯片上。平行板电容器常用于这类应用。然而， 平行板电容器占据半导体芯片的大面积。形成电容器的其它方法使用PN结，例如二极管或瞬态电压抑制器件的结。然而，这些器件的结 构通常占据大的芯片面积，否则不能提供足够大的电容值。因此，希望有提供大电容和使用小的芯片面积的半导体器件。附图说明图1简要说明依据本专利技术的提供大电容的半导体器件的电路表 示的一部分的实施方案。图2说明依据本专利技术的图1的半导体器件的实施方案的一部分 的横截面。图3说明依据本专利技术的图l中半导体器件的另一实施方案的一部 分的横截面。图4说明依据本专利技术的固2和图3的半导体器件的平面图。图5简要说明依据本专利技术的提供大电容的另一半导体器件的电路表示的一部分的实施方式。图6说明依据本专利技术的图5中半导体器件的实施方案的一部分的横截面。图7简要说明依据本专利技术的使用图1的半导体器件的应用电路的 一部分的实施方案。图8说明依据本专利技术的图2中半导体器件的另一实施方案的一部 分的横截面。图9说明依据本专利技术的图2中半导体器件的再一实施方案的一部 分的横截面；以及图IO说明依据本专利技术的另一半导体器件的实施方案的一部分的 横截面。为了说明的简单和清楚，图中的元件不必按比例绘制，并且不同 图中相同的参考数字表示相同的元件。此外，为了描述的简单，省略 了已知步骤和元件的描述和细节。如这里^f吏用的载流电极(current carrying electrode)表示器件的元件，其承载通过该器件如MOS晶 体管的源极或漏极、或双极晶体管的发射极或集电极、或二极管的阴 极或阳极的电流，而控制电极表示器件的元件，其控制通过该器件如 MOS晶体管的栅极或双极晶体管的基极的电流。虽然这些器件在这 里被解释为某个N沟道或P沟道器件，本领域的普通技术人员应该认 识到，依照本专利技术，互补器件也是可能的。本领域中的技术人员应认 识到，在这里使用的词"在…期间"、"当…同时"、"当…时候"不是一 个行为和初始行为同时发生的准确术语，而是在被初反应激起的反应 之间可能有一些小而合理的延迟，如传播延迟。为了附图的清楚，器 件结构的掺杂区域被示为具有一般直线的边缘和精确角度的拐角。然 而，本领域技术人员应理解，由于掺杂物的扩散和活化，掺杂区域的 边缘一般可不是直线，并且拐角可不是精确的角度.具体实施例方式图1简要说明半导体器件10的一部分的实施方案的电路表示， 该器件提供大电容并使用半导体芯片的较小面积。器件10包括2个 端子，第一端子11和第二端子12。端子11或12中的任一个可以是 输入或者输出端子。器件10包括第一齐纳二极管13,其与第二齐纳二极管14串联耦合。二极管13和14的阴极一起连接在公共节点上， 同时二极管13的阳极连接到端子11且二极管14的阳极连接到端子 12。 二极管13用来形成电容器15且二极管14用来形成电容器16。 电容器15和16用虛线表示。如果正电压施加到相对于端子12的端 子ll，三极管13被正向偏置且二极管14被反向偏置，使得电流不流 过器件10。然而，二极管13的正向偏置状态为电容器15形成了大电 容值。类似地，如果正电压施加到相对于端子11的端子12，则二极 管14被正向偏置且二极管13被反向偏置，使得电流不流过器件IO。 然而，二极管14的反向偏置状态为电容器16形成了大电容值。图2说明上面形成器件10的半导体芯片的实施方案的一部分的 横截面图。二极管13和14以一般方式用出现在器件10的元件附近 的虚线示出，这有助于形成二极管13和二极管14。器件10在体半导 体基底18上形成。基底18通常形成有高掺杂浓度，这有助于为电容 器16形成高电容值。半导体层19相邻于形成基底18的高掺杂浓度 的掺杂物而形成。层19 一般在基底18的上表面形成并具有低于基底 18的掺杂浓度的掺杂浓度。层19的掺杂浓度通常比基底18的掺杂浓 度低至少一或两个数量级。在优选的实施方案中，基底18具有不小 于大约lxl019 atoms/cm3的P型掺杂浓度。同样在这个优选实施方案 中，层19具有不大于大约lx1017 atoms/cm3并且优选地在lx1013 atoms/cm3和lx1017 atoms/cm3之间的N型掺杂浓度。层19可以用许 多已知方法形成，包括在基底18的表面上形成外延层。掺杂区23在 半导体层19的上表面上形成。层19的上表面与基底18的上表面相 对。摻杂区23 —般形成有与基底18大致一样的传导性和掺杂浓度。 随后可形成半导体沟道24以有助于形成二极管13和二极管14,优选 地，多个半导体沟道24形成为使得每个沟道24与掺杂区23接触， 且从掺杂区23穿过层19延伸，并延伸一段距离26到基底18中。半 导体沟道24—般形成为延伸到层19的上表面和区域23中。沟道24 通常在掺杂区23形成之后形成。沟道24 —般通过产生从区域23和 层19的表面延伸到基底18中的开口来形成。例如，开口可以使用通常用来在半导体材料中形成槽开口的技术来形成。此后，诸如原位(in-situ)掺杂多晶硅的半导体材料可在开口内形成。希望开口的侧 壁具有平滑的表面，以便有助于最小化泄漏。沟道24优选地形成为 使得每个沟道24的大表面积与区域23的材料邻近并也与基底18的 材料邻近。这个大的表面积有助于为电容15和16形成大电容。同样， 每一个沟道24间隔得在一起接近以便使区域23内可形成的沟道的数 量最大。在优选实施方案中，沟道24大约为0.4到2.0微米宽，并间 隔开约0.6到2.0微米且优选地隔开一 (1)微米。距离26 —般大约 为三(3)微米以助于增加电容。这些间隔和宽度有助于使表面积和 因而形成的电容最大。作为结果，器件10提供的每单位面积的电容 至少大约为每平方微米2.5毫微微(femto)法拉。本领域技术人员应 i人识到，区域23优选地应为连续的，且沟道24应既不分离也不隔离 区域23的任何部分而远离区域23的剩余部分(参考图4)。如果区 域23的一部分被分离，则它将形成单独的二极管。本领域技术人员 应认识到，由于区域23和沟道24的相反的掺杂类型，沟道24不应 设置成与导体29接触。寄生P-N结二极管在基底18和层19的P-N 结形成。此寄生P-N 二极管既不影响二极管13和14的工作也不影响 器件IO的电容。隔离槽21用来将器件10从可在基底18上形成的其他有源和无 源器件隔离开。槽21形成为从层19的表面穿过层19延伸并进入基 底18中。隔离槽21形成为闭合的多变形，例如具有环绕层19的一 部分的侧壁的正方形或矩形圆柱体，其中设置区域23和沟道24。如 下文中关于图4进一步看到的，槽21在层19的表面上形成闭合的多 边形。随后，电介质27通常在层19的上表面上形成。电介质27通 常在整个层19上但至少在被槽21包围的层19的那部分上形成。开 口在覆盖并暴露区域23的表面的一部分的电介质内形成。导体29在 此开口内形成并与区域23电接触，以便将区域本文档来自技高网...

【技术保护点】
一种高电容二极管，包括：　第一传导类型的半导体基底，所述半导体基底具有第一掺杂浓度以及第一表面和第二表面；　所述第一传导类型的第一区域，所述第一区域与所述半导体基底的所述第一表面邻近，所述第一区域具有第一掺杂浓度；　第二传导类型的半导体层，所述半导体层与所述第一区域邻近并覆盖所述半导体基底，所述半导体层具有小于所述第一掺杂浓度的第二掺杂浓度，并且还具有与所述第一区域相对的第一表面；　掺杂区，其在所述半导体层的所述第一表面上，近似地具有所述第一掺杂浓度；以及　第二传导类型的多个半导体沟道，所述多个半导体沟道从掺杂区穿过所述半导体层延伸，并进入所述半导体基底中，所述多个半导体沟道近似地具有所述第一掺杂浓度。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：DD马里罗，SC沙斯特瑞，GM格里瓦纳，ED富克斯，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：US[美国]