半导体装置的制造方法和装置、控制程序及程序存储介质制造方法及图纸

本发明专利技术提供半导体装置的制造方法、半导体装置的制造装置、控制程序及程序存储介质。与以往相比，能够谋求简化工序和降低制造成本，且能够谋求提高生产率。其中，该半导体装置的制造方法包括在有机膜（１０２）的图案上形成ＳｉＯ↓［２］膜（１０５）的成膜工序、以使ＳｉＯ↓［２］膜（１０５）仅残留在有机膜（１０２）的图案的侧壁部的方式将其蚀刻的蚀刻工序、和去除有机膜（１０２）的图案而形成ＳｉＯ↓［２］膜（１０５）的图案的工序。

【技术实现步骤摘要】

本专利技术涉及根据曝光、显影光致抗蚀剂膜而获得的光致抗 蚀剂的第1图案，将基板上的被蚀刻层蚀刻成规定的图案而制 造半导体装置的半导体装置的制造方法、半导体装置的制造装 置、控制程序以及程序存储介质。
技术介绍
以往，在半导体装置等的制造工序中，对半导体晶圆等的 基板实施等离子蚀刻等蚀刻处理，形成微细的电路图案等。在 这样的蚀刻处理工序中，通过采用了光致抗蚀剂的光蚀刻工序 来形成蚀刻掩膜。在这种光蚀刻工序中，为了应对形成的图案的微细化而开 发出各种技术。作为其中之一，有一种所谓的两次成图技术。 该两次成图技术通过第l掩膜图案形成步骤和在该第l掩膜图案形成步骤之后进行的第2掩膜图案形成步骤这两阶段的成 图，从而与利用l次的成图形成蚀刻掩膜的情况相比，能够形 成微细间隔的蚀刻掩膜(例如，参考专利文献1。)。另夕卜，还公知有如下成图的方式，即，例如将Si02膜、Si3N4 膜等用作替换膜，釆用在 一 个图案的两侧侧壁部分形成并使用 掩膜的SWT ( side wall transfer)法，从而以比最初曝光、显 影光致抗蚀剂膜而获得的光致抗蚀剂的图案更微细的间距进行 成图。即，在该方法中，首先，采用光致抗蚀剂的图案来蚀刻 例如SiOJ莫的替换膜而成图，在该Si02膜的图案上形成Si3N4 膜等之后，以S"N4膜仅残留在SiOJ莫的侧壁部分的方式进行回蚀，之后，利用湿刻除去Si02膜，将残留的S"N4膜作为掩膜，对下层进行蚀刻。另外，在成膜技术方面，有时要求以更低的温度进行成膜， 作为这样地以低温成膜的技术，公知有通过利用加热催化剂使 成膜气体活化的化学气相生长来进行成膜的方法(例如，参考 专利文献2)。专利文南史l:曰本特开2007—027742号7>才艮 专利文献2:日本特开2006—179819号7>才艮 如上述所述，在以往技术中，存在工序数量增多、工序复 杂化、且制造成本增大，生产率降低这样的问题。另外，在以 往的SWT法中，需要进行湿刻工序，因此成为干刻和湿刻混合 的工序，导致工序复杂化。本专利技术是应对以往的情况而做成的，其目的在于提供与以 往相比能够谋求简化工序和降低制造成本、且能够谋求提高生 产率的半导体装置的制造方法、半导体装置的制造装置、控制程序以及程序存储介质。
技术实现思路
技术方案l的半导体装置的制造方法根据曝光、显影光致 抗蚀剂膜而获得的光致抗蚀剂的第1图案，将基板上的被蚀刻 层蚀刻成规定的图案来制造半导体装置，其特征在于，该方法 包括有机膜成图工序，其根据上述光致抗独剂的第l图案对 有机膜进行成图；成膜工序，其在成图的上述有机膜上形成 Si02膜；蚀刻工序，其以使上述Si02膜仅残留在上述有机膜的 侧壁部的方式对Si02膜进行蚀刻；第2图案形成工序，其去除 上述有机膜而形成上述Si02膜的第2图案。技术方案2的半导体装置的制造方法是技术方案1所述的 半导体装置的制造方法，其特征在于，通过利用加热催化剂使成膜气体活化的化学气相生长来进行上述成膜工序。技术方案3的半导体装置的制造方法是技术方案l或者技 术方案2所述的半导体装置的制造方法，其特征在于，在上述第2图案形成工序之后，将该第2图案作为掩膜来蚀刻下层的硅 层或者氮化硅层或者氮氧化硅(SiON)层或者二氧化硅(Si02)层。技术方案4的半导体装置的制造方法是技术方案1 3中任 意一项所述的半导体装置的制造方法，其特征在于，将上述光 致抗蚀剂的第1图案作为蚀刻掩膜来蚀刻下层的由无机材料构 成的防反射膜，之后，将由上述无机材料构成的防反射膜作为 蚀刻掩膜来蚀刻上述有机膜，从而进行上述有机膜成图工序。技术方案5的半导体装置的制造方法是技术方案4所述的半导体装置的制造方法，其特征在于，以在上述有机膜上形成 有上述由无机材料构成的防反射膜的蚀刻掩膜的状态来修整该 有机膜。技术方案6的半导体装置的制造方法是技术方案4或者技 术方案5所述的半导体装置的制造方法，其特征在于，由上述 无机材料构成的防反射膜是SOG ( Spin On Glass)膜或者 SiON (氧氮化珪)膜或者LTO (Low Temperature Oxide) 月莫和BARC ( Bottom Anti—Reflective Coating)的复合膜。技术方案7的半导体装置的制造装置将基板上的被蚀刻层 蚀刻成规定的图案来制造半导体装置，其特征在于，该装置包 括收容上述基板的处理室、向上述处理室内供给处理气体的 处理气体供给部件、和以在上述处理室内进行技术方案1 技术 方案6中任意一项所述的半导体装置的制造方法而进行控制的 控制部。技术方案8的控制程序的特征在于，该控制程序在计算机上工作，执行时以控制半导体装置的制造装置而进行技术方案 1 技术方案6中任意一项所述的半导体装置的制造方法。技术方案9的程序存储介质，其存储有在计算机上工作的 控制程序，其特征在于，上述控制程序在执行时以控制半导体 装置的制造装置而进行技术方案1 技术方案6中任意一项所述 的半导体装置的制造方法。釆用本专利技术，可以提供与以往相比能够谋求简化工序和降 低制造成本、且能够谋求提高生产率的半导体装置的制造方法、 半导体装置的制造装置、控制程序以及程序存储介质。附图说明图l是表示本专利技术的第l实施方式的工序的示意图。图2是表示本专利技术的第2实施方式的工序的示意图。 图3是表示本专利技术的第3实施方式的工序的示意图。 图4是表示本专利技术的第4实施方式的工序的示意图。 图5是表示本专利技术的一个实施方式所使用的装置的概略结 构示意图。具体实施方式下面，参照附图说明本专利技术的一个实施方式。 图l将本专利技术的第l实施方式中的半导体晶圆局部放大后 示意地表示，表示第l实施方式中的半导体装置的制造方法的 工序。如图l (a)所示，在该第l实施方式中，在作为以成图 为目的的被蚀刻层的多晶硅层101上形成有有机膜102。在该有 机膜1()2上，作为由无机材料构成的防反射膜，形成有SOG膜 (或者SiON膜，或者LTO膜和BARC的复合膜)103,在SOG 膜(或者SiON膜，或者LTO膜和BARC的复合膜)103上形成200810134554.5说明书第5/10页有光致抗蚀剂104。光致抗蚀剂104通过曝光、显影工序而进行成图，成为具有规定形状的图案。另外，图1中的100是表示设 在多晶硅层101下侧的基底层。图l(b)表示例如，采用氧气或者氮气等的等离子来修整 上述光致抗蚀剂104而使线宽度变细，之后，蚀刻SOG膜(或 者SiON膜，或者LTO膜和BARC的复合膜)103的状态。SOG 膜(或者SiON膜，或者LTO膜和BARC的复合膜)103的蚀刻 可以采用例如，CF4、 C4F8、 CHF3、 CH3F、 CH2Fs等的CF系 气体与Ar气体等的混合气体、或者根据需要在该混合气体中添 加了氧的气体等来进行。接着，如图l (c)所示，将上述SOG膜(或者SiON膜， 或者LTO膜和BARC的复合膜)103作为掩膜来蚀刻有机膜 102。可以通过采用了氧气或者氮气等的等离子的等离子蚀刻 来蚀刻有机膜102。接着，如图l (d)所示，形成SiC)2膜105。在该成膜工序 中，在有机膜102上进行成膜，但由于有机膜102通常不本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，该方法根据将光致抗蚀剂膜曝光、显影而获得的第１图案，将基板上的被蚀刻层蚀刻成规定的图案来制造半导体装置，其特征在于，　该方法包括：　有机膜成图工序，其根据上述光致抗蚀剂的第１图案使有机膜成图；　成膜工序，其在成图的上述有机膜上形成ＳｉＯ↓［２］膜；　蚀刻工序，其以使上述ＳｉＯ↓［２］膜仅残留在上述有机膜的侧壁部的方式对ＳｉＯ↓［２］膜进行蚀刻；　第２图案形成工序，其去除上述有机膜而形成上述ＳｉＯ↓［２］膜的第２图案。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：八田浩一，西村荣一，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：JP[]