半导体结构及其形成方法技术

一种半导体结构及其形成方法，方法包括：提供基底，基底上有栅极结构，栅极结构两侧的基底内有源漏掺杂层，栅极结构露出的基底上有第一介质层，沿栅极结构延伸方向，基底包括多个相邻的器件单元区；在器件单元区交界处的第一介质层顶部形成阻挡层；以阻挡层为掩膜刻蚀部分厚度的第一介质层，在栅极结构两侧的第一介质层中形成露出源漏掺杂层顶部的开口；在开口露出的源漏掺杂层顶部形成底部源漏插塞；在底部源漏插塞顶部形成第二介质层，第二介质层覆盖阻挡层侧壁；在第二介质层内形成电连接底部源漏插塞的顶部源漏插塞，相邻器件单元区中的顶部源漏插塞通过阻挡层相隔离。本发明专利技术通过阻挡层提高了顶部源漏插塞与相对应的底部源漏插塞的对准精度。漏插塞的对准精度。漏插塞的对准精度。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。
[0003]为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与基底的导通是通过互连结构实现的。互连结构包括互连线和形成于接触开口内的接触孔插塞。接触孔插塞与半导体器件相连接，互连线实现接触孔插塞之间的连接，从而构成电路。晶体管结构内的接触孔插塞包括位于栅极结构表面的栅极接触孔插塞，用于实现栅极结构与外部电路的连接，还包括位于源漏掺杂层表面的源漏接触孔插塞，用于实现源漏掺杂层与外部电路的连接。
[0004]目前，为实现晶体管面积的进一步缩小，引入了有源栅极接触孔插塞(Contact Over Active Gate，COAG)工艺。与传统的栅极接触孔插塞位于隔离区域的栅极结构上方相比，COAG工艺能够把栅极接触孔插塞做到有源区(Active Area，AA)的栅极结构上方，从而进一步节省芯片的面积。

技术实现思路

[0005]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的电学性能。
[0006]为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底内形成有源漏掺杂层，所述栅极结构露出的基底上形成有第一介质层，所述第一介质层覆盖所述源漏掺杂层，沿所述栅极结构的延伸方向，所述基底包括多个相邻的器件单元区；在所述器件单元区交界处的所述第一介质层顶部形成阻挡层；以所述阻挡层为掩膜，刻蚀部分厚度的所述第一介质层，在所述栅极结构两侧的所述第一介质层中形成露出所述源漏掺杂层的开口；在所述开口露出的所述源漏掺杂层顶部形成底部源漏插塞；在所述底部源漏插塞的顶部形成第二介质层，所述第二介质层覆盖所述阻挡层侧壁；在所述第二介质层内形成电连接所述底部源漏插塞的顶部源漏插塞，相邻所述器件单元区中的所述顶部源漏插塞通过所述阻挡层相隔离。
[0007]相应的，本专利技术实施例还提供一种半导体结构，包括：基底，所述基底包括多个相邻的器件单元区；栅极结构，位于所述基底上，所述栅极结构的延伸方向和所述器件单元区的排列方向相同；源漏掺杂层，位于所述栅极结构两侧的基底内；第一介质层，位于所述栅极结构露出的基底上，所述第一介质层覆盖所述栅极结构的侧壁，且在所述器件单元区中，所述栅极结构两侧的第一介质层露出所述源漏掺杂层的顶部；阻挡层，位于所述器件单元区交界处的所述第一介质层顶部；底部源漏插塞，位于所述第一介质层露出的源漏掺杂层
顶部；第二介质层，位于所述底部源漏插塞的顶部，所述第二介质层覆盖所述阻挡层侧壁；顶部源漏插塞，贯穿所述底部源漏插塞上方的所述第二介质层且电连接所述底部源漏插塞，相邻所述器件单元区中的所述顶部源漏插塞通过所述阻挡层相隔离。
[0008]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0009]本专利技术实施例所公开的方案中，在器件单元区交界处的第一介质层顶部形成阻挡层，以所述阻挡层为掩膜刻蚀部分厚度的所述第一介质层，在所述器件单元区的第一介质层中形成露出所述源漏掺杂层顶部的开口，在开口露出的所述源漏掺杂层顶部形成底部源漏插塞后，在所述底部源漏插塞顶部形成覆盖所述阻挡层侧壁的第二介质层，接着在所述第二介质层内形成电连接底部源漏插塞的顶部源漏插塞，且相邻所述器件单元区中的所述顶部源漏插塞通过所述阻挡层相隔离；其中，阻挡层用于作为刻蚀第一介质层以形成开口的掩膜，且形成顶部源漏插塞的制程通常包括刻蚀第二介质层的步骤，本专利技术实施例在形成开口后，保留所述阻挡层，使得所述阻挡层能够在刻蚀第二介质层的步骤中起到刻蚀掩膜的作用，以隔离相邻器件单元区的顶部源漏插塞，因此，与在去除所述阻挡层后，在所述第二介质层中形成顶部源漏插塞的方案相比，本专利技术实施例提高了顶部源漏插塞与相对应的底部源漏插塞的对准精度，相应降低了相邻器件单元区中的所述顶部源漏插塞发生桥接的概率，从而提高了半导体结构的电学性能。
附图说明
[0010]图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图；
[0011]图7至图16是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0012]目前，半导体结构的电学性能的仍有待提高。现结合一种半导体结构的形成方法，分析半导体结构性能有待提高的原因。图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图。
[0013]参考图1，提供基底，包括衬底10以及位于衬底上多个分立的鳍部12，所述鳍部12露出的衬底10上形成隔离层11，所述隔离层11覆盖鳍部12的部分侧壁，所述隔离层11上形成有横跨所述鳍部12的栅极结构(图未示)，所述栅极结构两侧的鳍部12中形成有源漏掺杂层19，所述栅极结构露出的隔离层11上形成有第一介质层18，所述第一介质层18覆盖所述源漏掺杂层19，沿所述栅极结构的延伸方向(即与鳍部12延伸方向相垂直的方向上)，所述基底包括多个相邻的器件单元区Ⅰ。
[0014]参考图2，在所述器件单元区Ⅰ交界处的所述第一介质层18顶部形成阻挡层20。
[0015]参考图3，以所述阻挡层20为掩膜，刻蚀部分厚度的所述第一介质层18，在所述器件单元区Ⅰ的第一介质层18中形成露出源漏掺杂层19顶部的开口31。
[0016]参考图4，在所述开口31(如图3所示)露出的源漏掺杂层19的顶部形成底部源漏插塞21。
[0017]形成所述底部源漏插塞21后，还包括：去除所述阻挡层20。
[0018]参考图5，去除所述阻挡层20，在所述底部源漏插塞21和第一介质层18的顶部形成
第二介质层22。
[0019]参考图6，形成贯穿所述第二介质层22且电连接所述底部源漏插塞21的顶部源漏插塞23。
[0020]具体地，形成顶部源漏插塞23的步骤包括：刻蚀所述第二介质层22，形成露出底部源漏插塞21的接触孔；在所述接触孔中形成顶部源漏插塞23。
[0021]经研究发现，随着器件特征尺寸的不断减小，相邻鳍部12的间距也越来越小，因此，相邻所述器件单元区Ⅰ的源漏掺杂层19的间距相应不断缩小，相应的，在刻蚀所述第二介质层22形成接触孔的过程中，套刻偏差(overlay shift)对接触孔的位置精度影响较大，从而容易导致所述顶部源漏插塞23与相对应的底部源漏插塞21不能完全对准的问题(如图6中虚线圈所示)，这相应增大了相邻器件单元区Ⅰ中的顶部源漏插塞23发生桥接的概率，上述两方面均容易导致半导体结构的电学性能下降。
[0022]为了解决所述技术问题，本专利技术实施例提供一种半导体结构的制作方法，包括：提供基底，所述基底上形成有栅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底内形成有源漏掺杂层，所述栅极结构露出的基底上形成有第一介质层，所述第一介质层覆盖所述源漏掺杂层，沿所述栅极结构的延伸方向，所述基底包括多个相邻的器件单元区；在所述器件单元区交界处的所述第一介质层顶部形成阻挡层；以所述阻挡层为掩膜，刻蚀部分厚度的所述第一介质层，在所述栅极结构两侧的所述第一介质层中形成露出所述源漏掺杂层顶部的开口；在所述开口露出的所述源漏掺杂层顶部形成底部源漏插塞；在所述底部源漏插塞的顶部形成第二介质层，所述第二介质层覆盖所述阻挡层侧壁；在所述第二介质层内形成电连接所述底部源漏插塞的顶部源漏插塞，相邻所述器件单元区中的所述顶部源漏插塞通过所述阻挡层相隔离。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述形成方法还包括：在所述栅极结构的顶部形成栅极盖帽层；在所述源漏掺杂层顶部形成底部源漏插塞之后，在所述底部源漏插塞的顶部形成第二介质层之前，还包括：在所述底部源漏插塞的顶部形成源漏盖帽层，所述源漏盖帽层的顶部低于所述阻挡层的顶部。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述栅极结构的顶部形成有所述栅极盖帽层，所述第一介质层覆盖所述栅极结构和栅极盖帽层的侧壁；形成所述底部源漏插塞的步骤中，所述底部源漏插塞的顶部低于所述第一介质层的顶部；形成所述源漏盖帽层的步骤包括：在所述底部源漏插塞上形成源漏盖帽材料层；回刻蚀所述源漏盖帽材料层直至露出所述栅极盖帽层，剩余的所述源漏盖帽材料层作为源漏盖帽层。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构的延伸方向作为横向，形成所述顶部源漏插塞的步骤包括：以所述阻挡层的侧壁为横向刻蚀停止位置，刻蚀所述阻挡层两侧的所述第二介质层，形成露出所述底部源漏插塞的源漏接触孔；在所述源漏接触孔中填充导电材料层；以所述阻挡层顶部作为停止位置，对所述导电材料层进行平坦化处理，所述接触孔中的剩余导电材料作为顶部源漏插塞。5.如权利要求4所述的半导体结构的形成方法，其特征在于，使用干法刻蚀工艺刻蚀所述阻挡层两侧的所述第二介质层。6.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述底部源漏插塞的顶部形成第二介质层的步骤包括：在所述底部源漏插塞的顶部形成介质材料层，所述介质材料层覆盖所述阻挡层顶部；以所述阻挡层顶部作为停止位置，对所述介质材料层进行平坦化处理，剩余的介质材料层作为第二介质层。7.如权利...

【专利技术属性】
技术研发人员：王楠，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：