半导体封装及半导体封装的制造方法技术

本发明专利技术提供一种能减少制作工序的半导体封装以及半导体封装的制造方法。该半导体封装（１）具有：具有第１主面（１１）以及第２主面（１２）的半导体元件（１０）；设置在第１主面（１１）侧的第１电极板（２０）；设置在第２主面（１２）侧的第２电极板（３０）；以及设置在半导体元件（１０）与第１电极板（２０）之间的布线基板（４０），通过使设置在第１电极板（２０）上的突起部（２２）的侧面的多个开口部（２６）、与设置在将布线基板（４０）的突起部（２２）贯入的贯入口（４３）的内侧面并且与开口部（２６）对应的多个卡合部（４５）分别卡合来构成半导体封装（１）。

【技术实现步骤摘要】

本专利技术涉及，特别涉及能够 使安装工序简化及容易化的。
技术介绍
当前，作为功率半导体元件，经常使用IGBT(绝缘栅双极晶体 管)、IEGT (注入增强栅晶体管)、MOSFET (金属氧化物半导体 场效应晶体管)等半导体元件。这些半导体元件形成为板状，且半导 体元件的正面具有正面侧功率端子和控制端子。此外，在半导体元件 的背面，设置有背面侧功率端子。另外，当半导体元件为IGBT元件时，正面侧功率端子为发射极 电极，背面侧功率端子为集电极电极电极，控制端子为栅极电极。将这样的半导体元件安装在基板上作为半导体封装时，半导体元 件的背面侧功率端子通过焊料接合与基板正面侧的电极连接。此外，合而连接到基板正面侧的电极上(例如，参照专利文献l、 2)。但是，当应用引线键合时，因为要逐个地键合引线，所以键合工 序费时，并且可能增大制造成本。此外，由于引线形成环路，引线长 度变长，布线电感增大，外部形状增大。再有，当对半导体元件施加 震动时，有可能由于电线的断线或接触到邻接引线等而发生短路等的 问题。因此，对半导体元件的正面侧功率端子不釆用引线键合法，而是 采用对铝薄板等进行键合的方法、或对平板或引脚进行焊料接合并作 为电极引出的方法等。在具有多个这种半导体封装的半导体模块中，多个半导体封装被排成一列地设置在作为散热板的基底基板上。此时，半导体封装的基 板背面与基底基板相接合。这种半导体模块被搭载在逆变器及转换器 等电控制装置上。专利文献1日本特开2002-164485号公报专利文献2日本特开2003-110064号公净艮在上迷半导体模块中，由于各个半导体封装仅单面接触基底基 板，所以不能充分地进行散热。此外，由于设置成各个半导体封装的 基板背面接合到基底基板的结构，所以半导体封装对于基底基板的设 置面积增大。即，可能导致半导体封装的大型化。为了防止上述情况，已知将各个半导体封装排列成一列设置，并 且利用汇流条等一对导电部件从正反面夹持这些半导体封装，并设置 在基底基板上的技术。但是，这一对导电部件具有热传导性，也起到散热部件的功能， 所以根据电流的供给而热膨胀或收缩。另外，导电部件的基底基板侧 的端部为固定端，其相反侧为自由端。因此，导电部件的热膨胀或收 缩动作在自由端与固定端之间存在差异，该动作在自由端变得比较 大。通过该动作向半导，封装施加外力，存在半导体封装破损的问题。另外，当要实现半导体封装的小型化时，半导体元件的各端子的 连接部分也变小。因此，在半导体封装的制造方法中，有时不能充分 接合，因此接合部可能变得容易破损。为了防止这样的破损，有通过釆取扩大接合面积的方法、以及不 仅只接合一面还通过焊料(或粘结剂等)来连接侧面的方法来充分接 合的方法。但是，在这些方法中，焊料的熔接部位增多，并且可能增 加设置焊料及间隔件等的设置工序及熔接工序等安装工序。这种安装 工序的增加将导致量产成本的增大。
技术实现思路
因此，本专利技术目的在于提供一种半导体封装及半导体封装的制造 方法，即使在机械接合的情况下，也能减少制造工序，而不会减小接合强度。为了解决上述问题并实现上述目的，本专利技术的半导体封装及半导 体封装的制造方法的构成如下。本专利技术的一个方式的特征在于，具有半导体元件，其形成为板 状，具有设置在第1主面的中心部的栅极电极、设置在第l主面的上 述栅极电极周围的发射极电极、以及设置在第2主面的集电极电极； 第1电极板，其形成为板状，具有设置在与上述第1主面对置的一个 面上并且和上述发射极电极的至少一部分抵接的突起部、设置在该突 起部的中心的贯通孔、作为该贯通孔的内周面的一部分并且设置在另 一面侧的台座部、i更置在上述突起部并且从上述贯通孔到上述突起部 的外侧面形成的连通路、以及设置在上述突起部的外侧面的多个开口 部；布线基板，其层叠在上述半导体元件与上述第1电极板之间并且 形成为可夹持的板状，具有将上述突起部贯入的贯入口、突出部、设 置在该突出部的前端并且电连接到上述栅极电极的控制电极、以及设 置在上述贯入口的内周面的多个卡合部，上述突出部的基端设置在上 述贯入口的内周面，前端位于上述贯通孔内部并且被保持在上述台座 上，并通过上述连通路延出，上述多个卡合部分别卡合到上述多个开 口部，其前端位于上述突起部的外侧面的内侧；以及第2电极，其形 成为板状，设置在其一个主面上，并且与上述集电极电极电连接。本专利技术的一个方式的特征在于，具有半导体元件，其形成为板 状，具有设置在第1主面的中心部的栅极电极、设置在第l主面的上 述栅极电极周围的发射极电极、以及设置在第2主面上的集电极电极； 第1电极板，其形成为板状，具有设置在与上述第1主面对置的对置 面上并和上述发射极电极的至少一部分抵接的突起部、设置在该突起 部的中心的贯通孔、作为该贯通孔的内周面的一部分并且设置在与上 述对置面相对的面侧的台座部、设置在上述突起部并且从上迷贯通孔 到上述突起部的外侧面形成的连通路、设置在上述突起部的外侧面并 且在上述突起部的外侧面部分开口的至少一个开口部、以及作为上述 突起部的外侧面并在上述对置面上设置并突出的扣接部；布线基板，其层叠在上述半导体元件与上述第1电极板之间并且形成为可夹持的 板状，具有贯入上述突起部和上述扣接部的贯入口、突出部、设置在 该突出部的前端并且电连接到上述栅极电极的控制电极、以及设置在 上述贯入口的内周面并卡合到上述开口部的卡合部，上述突出部的基 端设置在贯入口的内周面的一部分上，前端位于上述贯通孔内部并且 被保持在上述台座上，并通过上述连通路延出，该卡合部的前端位于上述突起部的外侧面的内侧；第2电极，其形成为板状，设置在其一 个主面上，与上述集电极电极电连接。本专利技术的一个方式的特征在于，包括下述工序将形成为方形、 具有设置在一个主面上的突起部、并且在该突起部的侧面具有多个开 口部的第l电极板，和具有将上迷突起部贯入的贯入口、以及设置在 该贯入口的内侧面并与上述多个开口部卡合并且前端位于上述突起 部的外侧面的内侧的卡合部的布线基板，配置到上述开口部能够与上 述卡合部卡合的位置的工序；通过使上述布线基板的上述多个卡合部分别卡合到上述多个开口部，安装上述布线基板与上述第1电极板的 工序；利用导通部件将所安装的上述布线基板及上述第1电极板与具 有电极的半导体元件相接合的工序。本专利技术的一个方式的特征在于，包括下述工序将形成为方形、 具有设置在一个主面上的突起部、并且在该突起部的至少一个侧面具 有多个开口部、以及具有在与设置了该开口部的上述突起部的侧面相对的侧面上设置的扣接部的第1电极板，和具有将上述突起部及上述 扣接部贯入的贯入口 、以及与上述贯入口的内侧面的上述多个开口部板，配置到上:开^口部与上述J合部能够卡合的位置的工;；利^i 述贯入口的内侧面覆盖上述突起部的侧面、并且使上述多个开口部与 上述多个卡合部分别对置的工序；通过使对置的上述多个开口部与上 述多个卡合部向上述开口部与上述卡合部卡^^的方向移动，来使上述 开口部与上述卡合部卡合的工序；通过利用上述贯入口的内侧面覆盖 上述扣接部以及上述突起部的侧面，来安装上迷布线基板和上述第1 电极板的工序；以及，利用导通部件将所安装的上述布线基板及上述 第1电极板与具有电极的半导体本文档来自技高网...

【技术保护点】
一种半导体封装，其特征在于，具有：　半导体元件，其形成为板状，具有设置在第１主面的中心部的栅极电极、设置在第１主面的上述栅极电极周围的发射极电极、以及设置在第２主面上的集电极电极；　第１电极板，其形成为板状，具有设置在与上述第１主面对置的一个面上并且和上述发射极电极的至少一部分抵接的突起部、设置在该突起部的中心的贯通孔、设置在该贯通孔的内周部的一部分上且在另一面侧的台座部、设置在上述突起部且从上述贯通孔到上述突起部的外侧面形成的连通路、以及设置在上述突起部的外侧面的多个开口部；　布线基板，其层叠在上述半导体元件与上述第１电极板之间并且形成为可夹持的板状，具有将上述突起部贯入的贯入口、突出部、设置在该突出部的前端并且电连接到上述栅极电极的控制电极、以及设置在上述贯入口内周部的多个卡合部，上述突出部的基端设置在上述贯入口的内周面，前端位于上述贯通孔内部并且被保持在上述台座上，并通过上述连通路延出，上述多个卡合部分别卡合到上述多个开口部，其前端位于上述突起部的外侧面的内侧；以及　第２电极，其形成为板状，设置在其一个主面上，并且与上述集电极电极电连接。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：吉冈心平，渡边尚威，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]