用于含SPI通信协议与I2C通信协议封装电路的通信集成系统技术方案

本发明专利技术揭示了用于含SPI通信协议与I2C通信协议封装电路的通信集成系统，包括封装集成通信单元与封装集成数据通讯单元，封装集成通信单元包括序列码检测模块、使能逻辑信号端、数据输出端、I2C数据输入端、SPI数据输入端，封装集成数据通讯单元包括输入输出模块和输入模块，输入输出模块包括使能信号判断端、通讯数据输出端、第一通讯数据输入端，输入模块包括第二通讯数据输入端。本发明专利技术能实现内含SPI和I2C通信协议的集成电路应用，节约芯片的流片面积和减少封装管脚，成本得到控制。具备通过检验序列串行码实现逻辑自动判断工作通信协议模式功能。通过原芯片封装管脚实现协议通讯集成，满足各工作模式兼容性及灵活转换需求。求。求。

【技术实现步骤摘要】
用于含SPI通信协议与I2C通信协议封装电路的通信集成系统


[0001]本专利技术涉及用于含SPI通信协议与I2C通信协议封装电路的通信集成系统，尤其涉及半导体集成电路及微电子专用电路中内部协议通信配置集成化，属于半导体封装电路的


技术介绍

[0002]半导体集成电路芯片需要进行封装，起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁，芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装对CPU和其他LSI集成电路都起着重要的作用。
[0003]随着集成电路低成本和高度集成技术的发展，需要进行节约芯片上封装管脚设计，从而实现节约集成电路芯片的面积和成本等需求。
[0004]目前芯片通信存在SPI通信协议与I2C通信协议，其中SPI通信协议包括三线式SPI通信协议和四线式SPI通信协议，三线式SPI通信协议包括时钟输入端口SCL、片选使能信号输入端口SCSB、双向输入输出端SDI，四线式SPI通信协议包括时钟输入端口SCL、片选使能信号输入端口SCSB、输入端SDI、输出端SDO，I2C通信协议包括双向输入输出端SDA、时钟输入端口SCL。
[0005]一般情况下，为了节约集成电路芯片的面积和成本，其通信协议单一，通过损失其兼容性来实现成本控制，而在一些要求兼容SPI通信协议与I2C通信协议的芯片设计中，存在独立地通信协议通讯设计，导致封装管脚数量非常多，电路流片面积较大。

技术实现思路
<br/>[0006]本专利技术的目的是解决上述现有技术的不足，针对传统集成电路芯片通信协议单一或多种通信协议独立导致封装管脚数量多电路流片面积大的问题，提出用于含SPI通信协议与I2C通信协议封装电路的通信集成系统。
[0007]为了达到上述目的，本专利技术所采用的技术方案为：用于含SPI通信协议与I2C通信协议封装电路的通信集成系统，包括封装集成通信单元与封装集成数据通讯单元，所述封装集成通信单元包括用于工作协议模式判断的序列码检测模块、用于使能逻辑信号输出的使能逻辑信号端、用于SPI通信协议或I2C通信协议数据输出的数据输出端、用于所述I2C通信协议数据输入的I2C数据输入端、用于所述SPI通信协议数据输入的SPI数据输入端，所述封装集成数据通讯单元包括输入输出模块和输入模块，所述输入输出模块包括用于接收所述使能逻辑信号端使能逻辑信号进行输入或输出判断的使能信号判断端、与所述数据输出端相连的通讯数据输出端、与所述I2C数据输入端相连的第一通讯数据输入端，
所述输入模块包括与所述SPI数据输入端相连的第二通讯数据输入端。
[0008]优选地，所述SPI通信协议包括三线式SPI通信协议和四线式SPI通信协议，所述封装集成通信单元包括用于三线式SPI通信协议使能逻辑信号输出的第二使能逻辑信号端，所述三线式SPI通信协议、所述四线式SPI通信协议及所述I2C通信协议共用所述数据输出端，所述三线式SPI通信协议及所述I2C通信协议共用所述输入输出模块。
[0009]优选地，所述序列码检测模块包括用于时钟指令输入的时钟输入端、用于根据时钟输入端scl进行输入码序列输入的输入码序列输入端、用产生rstb信号的模拟信号端、用于通信协议判断的初始端、用于与所述初始端相配合进行SPI通信协议和I2C通信协议判断的第一通信协议判断端。
[0010]优选地，所述序列码检测模块包括用于与所述初始端prob相配合进行三线式SPI通信协议和四线式SPI通信协议判断的第二通信协议判断端。
[0011]本专利技术的有益效果主要体现在：1.能实现内含SPI和I2C通信协议的集成电路应用，节约芯片的流片面积和减少封装管脚，成本得到控制。
[0012]2.具备通过检验序列串行码实现逻辑自动判断工作通信协议模式功能。
[0013]3.通过原芯片封装管脚实现协议通讯集成，满足各工作模式兼容性及灵活转换需求。
附图说明
[0014]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：图1是本专利技术用于含SPI通信协议与I2C通信协议封装电路的通信集成系统的框架结构示意图。
[0015]图2是本专利技术用于含SPI通信协议与I2C通信协议封装电路的通信集成系统实施例一的结构示意图。
[0016]图3是本专利技术用于含SPI通信协议与I2C通信协议封装电路的通信集成系统实施例二的框架结构示意图。
[0017]图4是本专利技术用于含SPI通信协议与I2C通信协议封装电路的通信集成系统中序列码检测模块的结构示意图。
[0018]图5是本专利技术用于含SPI通信协议与I2C通信协议封装电路的通信集成系统中通用通讯协议时序图。
具体实施方式
[0019]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0020]下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关专利技术，而非对该专利技术的限定。另外还需要说明的是，为了
便于描述，附图中仅示出了与有关专利技术相关的部分。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
[0021]本专利技术提供用于含SPI通信协议与I2C通信协议封装电路的通信集成系统，其应用于内含SPI以及I2C通信协议的集成电路或专用电路中，并通过SPI或I2C接口进行相应的电路与其他芯片的通信，满足面积小、高集成度、节约流片成本等特性。
[0022]集成电路内部设计通过原工作的通信协议即SPI及I2C工作的时钟信号、使能信号的输入或输出端口作为封装管脚于芯片上并通过相应管脚的输入序列码检测工作协议模式，另外传输数据的信号线作为输入和/或输出端口的封装管脚。
[0023]对于特定内含SPI和I2C通信协议并工作在某一通信协议模式下与外部芯片实现通信协议，符合协议正确的数据输入输出的专用电路或集成电路设计中。实现节约电路设计面积和减少封装管脚。通过端口信号的逻辑串行输入序列判断工作协议模式，并实现可以通过协议原本的输入输出管脚进行串行码序列输入，由内部数字电路逻辑模块实现工作协议模式的判断，另外通过借助于SPI及I2C协议通信的封装端口管脚输入不同的串行序列码进行工作于三线式SPI、四线式SPI及I2C通信协议的互相切换，节约封装成本、减小芯片流片面积和费用，达到节约成本的目的。
[0024]实施例一如图2所示，包括封装集成通信单元与封装集成数据通讯单元，封装集成通信单元包括用于工作协议模式判断的序列码检测模块seq_det、用于使能逻辑信号输出的使能逻辑信号端spi本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.用于含SPI通信协议与I2C通信协议封装电路的通信集成系统，其特征在于：包括封装集成通信单元与封装集成数据通讯单元，所述封装集成通信单元包括用于工作协议模式判断的序列码检测模块、用于使能逻辑信号输出的使能逻辑信号端、用于SPI通信协议或I2C通信协议数据输出的数据输出端、用于所述I2C通信协议数据输入的I2C数据输入端、用于所述SPI通信协议数据输入的SPI数据输入端，所述封装集成数据通讯单元包括输入输出模块和输入模块，所述输入输出模块包括用于接收所述使能逻辑信号端使能逻辑信号进行输入或输出判断的使能信号判断端、与所述数据输出端相连的通讯数据输出端、与所述I2C数据输入端相连的第一通讯数据输入端，所述输入模块包括与所述SPI数据输入端相连的第二通讯数据输入端。2.根据权利要求1所述用于含SPI通信协议与I2C通信协议封装电路的通信集成系统，其特征在于：所述SPI通信协议包括三线式SPI通信协议和四线式SPI...

【专利技术属性】
技术研发人员：张跃玲，万海军，李健平，常华东，苗小虎，
申请(专利权)人：苏州聚元微电子股份有限公司，
类型：发明
国别省市：