通过在工件上执行氟碳基蚀刻处理以蚀刻电介质层的露出部分同时在光刻胶掩膜上沉积保护性氟碳聚合物来在蚀刻反应器中首先执行用于使用光刻胶掩膜蚀刻多孔掺杂碳氧化硅电介质层的等离子体蚀刻处理。然后，在灰化反应器中，通过将工件加热超过１００℃来去除聚合物和光刻胶，露出所述工件的背侧的外围部分，并提供来自氢处理气体的等离子体的产品以在所述工件上还原在聚合物和光刻胶中包含的碳，直到聚合物已经从所述工件的背侧去除。处理气体优选包含氢气体和水蒸气两者，不过主要成分是氢气体。晶片（工件）背侧可以通过延伸晶片升降销露出。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及包括对低介电常数材料进行非原位背侧聚合物去除的等离 子体电介质蚀刻处理。
技术介绍
集成电路性能正通过增大器件开关速度、增大互连密度和减小相邻导 体之间的串扰而得到持续的改进。通过采用介电常数低的新的电介质薄膜 材料(诸如多孔掺杂碳的二氧化硅)已经增大开关速度和减小串扰。通过 增大互连的导电层的数量和减小特征尺寸(例如，线宽、孔直径)己经增 大互连。这些深层之间的连接导致了高的高宽比(深且窄)的导体开口或 者"过孔"。这些变细的特征已经要求(用于光刻的)光刻胶能适于更短 的波长。该光刻胶趋于在电介质蚀刻处理过程中更薄并更易于形成诸如针 孔或者条纹的缺陷。此问题通过在电介质层间绝缘膜的等离子体蚀刻过程 中采用氟碳化学物质来解决，以为了在光刻胶上沉积保护性氟碳聚合物。 该聚合物必须在蚀刻处理之后从晶片去除以为了避免污染此后必须在晶片 上执行的处理步骤。因而，执行蚀刻后聚合物去除步骤。然而，在蚀刻后 聚合物去除步骤中，难以去除所有沉积的聚合物。这是因为一些聚合物穿 过晶片边缘和在晶片基座外围处的环圈处理工具之间的间隙，堆积在外围的晶片背侧上。要求该间隙避免与静电夹盘(ESC)的干扰，该静电夹盘 将晶片有力地夹持到经冷却的表面以满足等离子体蚀刻处理的温度控制要 求。在蚀刻后聚合物去除步骤过程中，晶片的边缘至环的圈间隙太窄使得 等离子体不能穿过并从晶片背侧去除聚合物。因而，对此问题的传统解决 方法已经在蚀刻后聚合物去除步骤中采用氧等离子体以氧化含碳材料(诸 如聚合物和光刻胶)，随后将晶片浸入液态HF酸中。此步骤能采用单独的相对不贵的"灰化"室，该室具有被加热的且并晶片温度(例如，300或者更高的度数)比较高的晶片支撑基座和简单的远程等离子体源。此处 理不会损害诸如二氧化硅的传统的电介质材料(其为坚固的材料)。然 而，该氧化处理会对诸如多孔掺杂碳的二氧化硅的更新的介电常数低的绝 缘体材料造成灾难性的损害。蚀刻后清洁步骤的氧化化学物质从掺杂碳的 二氧化硅电介质材料去除碳，碳最终被来自大气的水置换。这极大地增大 了绝缘体的介电常数，从而消除了其主要优点。这种损害作为在轮廓图像 中观察到的电介质层侧壁的底切而明显。此底切在蚀刻后清洁步骤之后将晶片浸入稀的酸中时出现。另一问题是根据我们的调查，即使在60秒之 后，这种氧化处理也不会完全去除背侧聚合物。因而，需要一种从晶片背侧完全和快速地去除聚合物的方法，该方法 不需要任何额外的处理时间且不损害介电常数低的绝缘体材料。
技术实现思路
通过在工件上执行氟碳基蚀刻处理以蚀刻电介质层的露出部分同时在 光刻胶掩膜上沉积保护性氟碳聚合物来在蚀刻反应器中首先执行用于使用 光刻胶掩膜蚀刻多孔掺杂碳氧化硅电介质层的等离子体蚀刻处理。然后， 在灰化反应器中，通过将工件加热超过IO(TC来去除聚合物和光刻胶，露 出所述工件的背侧的外围部分，并提供来自氢处理气体的等离子体的产品 以在所述工件上还原在聚合物和光刻胶中包含的碳，直到聚合物已经从所 述工件的背侧去除。处理气体优选包含氢气体和水蒸气两者，不过主要成 分是氢气体。晶片(工件)背侧可以通过延伸晶片升降销露出。附图说明图1是示出根据本专利技术的处理的方框流程图。图2示出由图1的处理形成的器件。图3示出用于执行本专利技术的优选等离子体蚀刻反应器。图4A示出了在灰化室中执行的本专利技术的处理步骤。图4B示出了在其中无需延伸升降销就露出晶片背侧边缘的可选实施例中在灰化室中执行本专利技术的处理步骤。图5是示出在本专利技术中获得的聚合物厚度的径向分布(平坦线)和在 聚合物去除步骤之前获得的聚合物厚度的径向分布(曲线)。图6示出了根据本专利技术又一方面的处理系统。具体实施例方式本专利技术基于我们对低介电常数材料的蚀刻处理的发现，该蚀刻处理包 括蚀刻后聚合物去除步骤，该蚀刻后聚合物去除步骤彻底地去除背侧聚合 物和光刻胶两者，且不对低介电常数的绝缘体层(例如，多孔掺杂碳二氧化硅或者多孔有机硅酸盐材料)造成一点损害，并在小于60秒的时间内 完成。图1示出了根据本专利技术的蚀刻处理，图2示出了能使用图1的处理 形成的薄膜结构的一个示例。图2中示出的光刻胶掩膜IO沉积在电介质 层12上，该掩膜10具有与在电介质层12中要蚀刻的特征18相对应的孔 径10a。这对应于图1的方框16的步骤。该特征可以是窄过孔18。过孔 18延伸穿过电介质层12并穿过阻挡层20以露出铜线22的顶表面。电介 质层是诸如多孔掺杂碳二氧化硅的低介电常数材料。阻挡层20可以是碳 化硅。在图1的方框24的步骤中，通过使用含氟碳处理气体蚀刻掉电介 质材料12的虚线以上的部分来形成图2的过孔18。在等离子体蚀刻反应 器(诸如，具有在蚀刻晶片28的图3中示出的类型的电容耦合等离子体 蚀刻反应器)中执行此步骤。图3的蚀刻反应器具有侧壁30、由气体板 32a供应并被RF等离子体源功率产生器33a通过阻抗匹配33bRF驱动的顶 置电极/气体喷头32、具有内电极36的静电夹盘34，其被D.C.夹持电压控 制器36a控制并被RF偏置产生器37a通过阻抗匹配37b驱动、和在晶片 28的延伸超过夹盘34的外围部分下面的环圈38或者处理工具。圈38和 晶片28的背侧之间的间隙39防止当D.C.夹持电压被施加到电极36时静 电夹盘34的晶片夹持功能与圈38的干扰。在图1的方框24的蚀刻步骤过 程中，氟碳处理气体分裂成简单的氟碳蚀刻物种和更重或者富碳聚合物形 成物种，这些物种在图2的光刻胶IO上形成保护层11。聚合物形成物种 行进穿过晶片一圈间隙以在晶片28的背侧上形成环形背侧聚合物层40。在接下来的步骤图2的方框42中，晶片28从图3的蚀刻室移除并置 于图4A所图示的灰化室29中。图4A的灰化室29的主要区别是它具有被 加热的晶片支撑50，并被设计成将晶片加热到非常高的温度(例如，400 °C)和高的压力(例如，几Torr)，并采用远程等离子体源54作为手 段。(相反，图3的蚀刻室必须将晶片冷却到精确的温度以获得可接受的 蚀刻性能，因而必须采用静电夹盘34以将晶片夹持到被冷却的表面，夹 盘34通常仅仅能将晶片加热到6(TC，反应器在非常低的压力下(在毫托 范围中)工作)。图4A的灰化室在晶片支撑50内具有加热器52以能将 晶片28加热到几百"C。远程等离子源54从由处理气体供应56提供的处理 气体产生等离子体。晶片28可以由传统的升降销58提升和下降到支撑50 上。图4A的灰化室是传统的。图4A中图示的偏置功率产生器37a和阻抗 匹配37b以及电极36是可选的而非灰化室必需的。在可选的模式中，可 以采用图4B的灰化室来代替图4A的灰化室。图4B的灰化室和图4A不 同之处在于在图4B中晶片支撑50的直径小于晶片28的直径，使得晶片 背侧的外围露出而不必使升降销延伸。图4B的室是传统的，并可不必包 括SESC电极36和偏置功率产生器37a或者匹配37b。当使用图4B的修 改的灰化室时，可以消除延伸升降销的方框44c的步骤。在接下来的步骤图1的方框44中，去除图3的背侧聚合物膜40和图 2的光刻胶掩膜10。此步骤如下开始升降销58收縮将晶片28置于被加 热的晶片支撑50上使得晶片28接触晶片支撑50，然后将晶片28加热到 非常高的温度(本文档来自技高网...
【技术保护点】
一种等离子体蚀刻处理，包括： 提供具有多孔掺杂碳二氧化硅电介质层的工件； 在所述工件的表面上限定光刻胶； 在蚀刻反应器中： 在所述工件上执行氟碳基蚀刻处理，以蚀刻所述电介质层的露出部分，同时在所述光刻胶掩膜上沉积保护性氟碳聚合物； 将所述工件转移到灰化反应器中，并在所述灰化反应器中： 将所述工件加热超过１００℃； 露出所述工件的背侧的外围部分；并且 提供来自氢处理气体的等离子体的产品以在所述工件上还原聚合物合格光刻胶，直到所述聚合物已经从所述工件的背侧去除。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：格拉多A戴戈迪诺，因扎吉特拉西里，谭迪恩苏，布莱恩西元施赫，阿施克K辛哈，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。