形成半导体器件结的方法技术

本发明专利技术涉及一种形成半导体器件结的方法。根据本发明专利技术的一个方面的形成半导体器件结的方法，提供其中形成有包括结的晶体管的半导体衬底。实施用于在包括结的半导体衬底上形成钝化层的第一热处理工艺。在此，钝化层用于防止结内部的杂质排出。在包括钝化层的半导体衬底上形成金属沉积前介电层。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件,更具体地涉及形成可防止结电阻增加的 半导体结的方法。
技术介绍
半导体器件包括多个晶体管。晶体管通过金属线电连接。每个晶体管 通常包括栅电极和两个源^漏极结。结可以通过实施离子注入工艺形成。才艮据待形成的晶体管的类型，可 以使用不同类型的杂质实施离子注入工艺。结的特性可以才艮据离子注入工 艺的条件而改变。尤其是，在实施离子注入工艺之后，将注入的杂质活化。 通常使用热处理工艺实施活化工艺。随着半导体器件集成水平持续提高，结的深度需要变浅。该种类的结 被称作超浅结。超浅结通过使用极低能量形成。如果如上所述施加极低能 量，杂质通常存在于半导体衬底的表面附近。在进行杂质活化工艺之后， 形成金属沉积前介电层(pre-metal dielectric layer)以覆盖栅极和结二者。 在金属沉积前介电层形成之后，后续的热处理工艺实施数次。在此，在半 导体衬底的表面附近形成的杂质可以扩散i^金属沉积前介电层，然后从 结中排出(即移除)。如上所述，如果将杂质从结排出，结的方块电阻可 增加。
技术实现思路
本专利技术涉及一种防止在热处理工艺期间结内的杂质排出的方法。通过 实施离子注入工艺注入杂质之后，使用第 一热处理工艺和第二热处理工艺实施活化过程，其中第一热处理工艺在N2环境(加热)和NH3环境(冷 却)中实施，第二热处理工艺在N2环境(加热和冷却)中实施。根据本专利技术的一个方面的，提供其中形成有 包括结的晶体管的半导体衬底。实施用于在包括结的半导体衬底上形成钝 化层的第一热处理工艺。在此，钝化层用于防止结内的杂质排出。在包括 钝化层的半导体衬底上形成金属沉积前介电层。根据本专利技术的另一个方面的，提供其中形成 有包括结的晶体管的半导体衬底。实施用于在包括结的半导体衬底上形成 包括氮化硅的钝化层的第一热处理工艺。在包括钝化层的半导体衬底上形 成金属沉积前介电层。根据本专利技术的又一个方面的，提供其中形成 有包括结的晶体管的半导体衬底。实施用于在结上形成钝化层的第 一热处 理工艺。实施用于改善结的电特性的第二热处理工艺。在包括钝化层的半 导体衬底上形成金属沉积前介电层。第一热处理工艺可以使用快速热处理(RTP)来实施。 RTP可包括依次地实施逐步升温工艺(step-up process )和冷却工艺。逐步升温工艺可包括以50 ~ 150摄^l/秒的步幅来提高腔室内部温度 同时对腔室供给N2气体。逐步升温工艺可包括提高腔室内部温度最高至200 ~ 500摄氏度同时 对腔室供给N2气体。在此，可以以1 ~ 40slpm的流量供给N2气体。冷却工艺可包括以20 ~ 100摄氏^/秒冷却腔室内部温度同时对腔室供 给NH3气体。在此，可以1 ~ 10slpm的流量供给NH3气体。钝化层由包括Si-N的层形成。第二热处理工艺可使用尖峰(spike) RTP来实施。尖峰RTP可包括以150~250摄氏度的步幅提高腔室内部温度，最高 至1000 ~ 1100摄氏度，同时以1 ~ 40slpm的流量对腔室供给N2气体。尖峰RTP可包括在N2环境中冷却腔室内部温度。第二热处理工艺可使用RTP实施。RTP包括依次地实施逐步升温工艺和冷却工艺。逐步升温工艺可包括 在腔室内部形成N2环境和以50 ~ 80摄氏勿秒的步幅提高腔室内部温度。逐步升温工艺可包括在N2气体环境中提高腔室内部温度最高至750 ~ 850摄氏度。在此，可以以1 40slpm的流量供给N2气体。冷却工艺可通 过在腔室内部形成NH3环境来实施。可使用浸泡型RTP设备、激光型RTP设备或闪速(flash)型RTP设 备，或浸泡型RTP设备、激光型RTP设备和/或闪速型RTP设备的组合 来实施RTP。当可使用浸泡型RTP设备时，腔室内部温度可达到最高卯0 ~ 1000摄氏度。当可使用激光型RTP设备或闪速型RTP设备时，腔室内部 温度可达到最高1200 ~ 1400摄氏度并且然后冷却。在第二热处理工艺的冷却过程中，可在腔室内部形成N2环境。可通过将P-型杂质注入半导体衬底来形成结。杂质可使用11B或 49BF2离子。当可使用11B离子时，可施加5KeV leV的能量。当可使用49BF2 离子时，可施加20KeV leV的能量。离子注入工艺可包括用lxio15离子/cm2 ~3xl015离子/cm2的剂量注入 杂质。金属沉积前介电层可通过堆叠中温氧化物(MTO)层和硼磷珪酸盐 玻璃(BPSG)层形成。附图说明图1A 1D是说明根据本专利技术的截面图。 具体实施例方式将参考附图描述根据本专利技术的具体的实施方案。然而，本专利技术不限于 所述公开实施方案，而是可以各种方式实施。提供所述实施方案以完成本 专利技术的公开并使得本领域技术人员理解本专利技术的范围。本专利技术由权利要求 的范围所限定。图1A 1D是说明根据本专利技术的截面图。结合实施方案，以下对在DRAM器件中形成结的例子进行描述。在图1A中，提供其中在隔离区中形成隔离层102的半导体衬底100。 在一个实施方案中，例如使用浅沟槽隔离法，利用在浅沟槽内部形成的隔 离结构替换隔离层102。在暴露的半导体衬底100和隔离层102上形成介 电层和电极层。实施图案化工艺用于栅极图案，因此暴露隔离层102和半 导体衬底100的一部分以产生栅极介电层104和栅电极106。在栅极介电 层104和栅电极106的侧壁上形成间隔物层108。在此，在形成间隔物层 108之前，可对暴露的半导体衬底100实施离子注入工艺以形成离子注入 区域(未显示)。参考图1B，实施离子注入工艺以在相f极106的每一侧上的半导体衬底 100中形成结100a。如果在图1A中形成离子注入区域(未显示)，那么可 如下实施离子注入工艺以形成结100a。可使用高电流和低能量的离子注入设备实施离子注入工艺以注入P-型 杂质。例如，杂质可以是11B或49BF2离子。在此，根据半导体器件的较 高的集成度，可施加低的离子注入能量。在一个实施方案中，在其中注入 IIB离子的情况下，施加leV 5KeV (例如不超过2KeV)的能量。在另 一个实施方案中，在其中注入49BF2离子的情况下，可施加leV 20KeV (例如不超过10KeV)的能量。在一个实施方案中，注入杂质的剂量(或 浓度)为lxl0"离子/cm2 3xl0"离子/cm2。因此，在栅电极106的两侧 上的半导体衬底100中形成结100a，因此完成晶体管。参考图1C,将注入结100a的杂质活化。可使用热处理工艺实施杂质 的活化。以防止注入结100a的杂质在后续的热工艺期间被排出的方式来实 施热处理工艺。在一个实施方案中，热处理工艺涉及两步(l)第一热处 理工艺和(2)第二热处理工艺。在另一实施方案中，仅实施第一热处理工 艺。以下更详细地描述第一热处理工艺和第二热处理工艺。第一热处理工艺涉及快速热工艺(RTP)。使用逐步升温工艺和冷却工 艺来进行RTP。更具体地，逐步升温工艺可通过以例如50~150摄氏JL/ 秒的增量逐渐提高温度同时对腔室供给N2气体来实施。在一个实施方案 中，以l~40slpm (每分钟标准升)的流量供给N2气体。提高温度，直至 其达到给定温度例如200~500摄氏度，同时对腔室供给N2气体。在i^J'J 给定温度本文档来自技高网...

【技术保护点】
一种形成半导体器件的方法，所述方法包括：　提供具有栅极和在所述栅极的每一侧上的结的半导体衬底，所述结具有杂质；　在适合于实施第一热处理工艺时在所述结上形成钝化层的环境中实施所述第一热处理工艺；和　在所述钝化层上形成金属沉积 前介电层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李东浩，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]