离子注入制备高性能碲镉汞ｐ－ｎ结的方法技术

本发明专利技术涉及离子注入制备高性能碲镉汞ｐ－ｎ结的方法。该方法采用同一块碲镉汞薄膜为基底；制作多块掩膜板；并蒸镀ＺｎＳ薄膜作为离子注入的阻挡层；在阻挡层上光刻出相应的离子注入区进行注入；再完成ｐ－ｎ结的成结工艺。其中，离子注入的阻挡层是通过多次叠加蒸镀获得的不同厚度ＺｎＳ薄膜阻挡层；离子注入的剂量为优化后的同一离子剂量、同一注入能量值。本发明专利技术在同一基底材料上获得叠加蒸镀具有不同厚度阻挡层的系列试验单元，一次性地以优化后的离子注入剂量对光刻出注入区进行离子注入的工艺改进，制备高性能碲镉汞ｐ－ｎ结，为光伏型红外探测器提供更方便快捷的优化工艺参数试验研究，试验成本低、且节省时间和精力；该方法同样可推广应用于对其它基底材料体系的离子注入阻挡层厚度的优化研究。

【技术实现步骤摘要】

本专利技术涉及红外探测器制备工艺参数优化研究技术，特别涉及光伏型红外 探测器以。
技术介绍
以碲镉汞(MCT)薄膜材料为基础的光伏型红外探测器性能的优化研究， 其关键是制备高性能碲镉汞p-n结。所述的碲镉汞薄膜因具有高吸收系数和高量 子效率，在MCT的三元合金体系中，可以通过调节镉组分值而获得不同的禁带 等突出优点，现已成为民用和军事上制备红外探测器的重要材料。光伏型红外 探测器性能优劣取决于器件单元的零偏压电阻(Ro)值与探测器单元p-n结面积 (A)两者乘积(RqA)的参数。其中碲镉汞p-n结的面积(A)由横向结、纵 向结两部分构成，其成结工艺至关重要。目前，业内认为采用以离子注入制备 p-n成结工艺相对较简单，该工艺参数优化过程通常是在不同的基底材料上进行 不同离子注入剂量的试验，从有限次试验数据得出电压一电流特性曲线，而优 选出最佳的离子注入剂量。但是，此方法明显存在着不足之处。专利技术"光 伏型红外探测器碲镉汞材料离子注入剂量优化方法"(ZL200510122955.5)克服 了以上常规技术手段所存在的试验成本较高、需要消耗很多的时间和精力、以 及因不同批次制备的材料差异而影响不同参数系列单元试验结果造成可比性差 等缺陷，还明显提高了几十倍的试验效率。本申请人在上述专利中优化离子注 入剂量的基础上又进行了深入研究，通过改变离子注入阻挡层的厚度，优选出 p-n结最佳的横向宽度和纵向深度，进一步提高了所制备的p-n结性能。
技术实现思路
本专利技术提供了一种，目的在于通 过对离子注入阻挡层厚度的优化确定，从而优化碲镉汞p-n结成结工艺，继而获 得单元的零偏压电阻值与探测器单元p-n结面积(A)两者乘积(RoA) 的优化参数，进一步提高了光伏型红外探测器性能。本专利技术的技术解决方案本专利技术采用分子束外延技术生长的同一块碲镉汞薄膜材料为基底，并制作 多块镂刻有不同宽窄隙缝的掩膜板；蒸镀一定厚度的ZnS薄膜作为离子注入的 阻挡层；在阻挡层上光刻出相应的离子注入区；进行离子注入；再完成后道p-n 结的成结工艺，得不同单元的电压-电流特性曲线及不同单元的零偏微分电阻值 Ro值。其中，离子注入的阻挡层是通过多次叠加蒸镀获得的不同厚度ZnS薄膜 阻挡层；离子注入的剂量为优化后的同一离子剂量、同一注入能量值。 本专利技术至完成离子注入的主要工艺步骤为(一) 制作多块镂刻有不同宽窄隙缝的掩膜板；(二) 将多块掩膜板依次分别叠加在基底碲镉汞薄膜材料上，并依次蒸镀 不同厚度的ZnS薄层，具体操作是调整不同的ZnS蒸镀时间、以获得不同的阻 挡层薄膜厚度，且每蒸镀完一次，须取出基底材料并重新更换一次掩膜板；(三) 在具有不同阻挡层厚度的区域上，光刻出多个器件单元相应的离子 注入区；(四) 去除掩膜板， 一次性地以优化后的硼(B)离子注入剂量对光刻出 注入区进行离子注入。本专利技术的有益效果(一)本专利技术在同一基底材料上，获得叠加蒸镀具有不同阻挡层厚度的系列试验单元， 一次性地以优化后的离子注入剂量对光刻出注入区进行离子注入的工艺改进，制备高性能碲镉汞p-n结，为光伏型红外探测器提供更方便快捷的优 化阻挡层厚度工艺参数试验研究，试验成本低、且节省时间和精力；(二) 本专利技术在同一基底材料上可获得系列的、具有不同参数的光伏型红 外探测器单元，大大提高了具有不同参数的单元间的可比性，有利于对影响探 测器性能的纵向结深度参数进行系统研究；(三) 本专利技术可以在低能离子注入受到限制的离子注入机上实现浅结的制 备，并同时获得优化的阻挡层厚度参数，无须通过改变离子注入能量而进行大 量反复实验的传统方法；(四) 本专利技术同样可以推广应用于对其它基底材料体系的离子注入阻挡层 厚度的优化研究，因为阻挡层的作用不仅能够有效控制离子注入的深度，即最 终形成的p-n结深度，同时还能防止离子注入时的沟道效应和可能引起的注入损 伤。附图说明附图1为本专利技术的为受试验基底材料(MCT)试样的外形结构示意附图2为本专利技术的不同宽窄缝隙掩膜板的结构示意图；其中A、 B、 C、 D、 E、 F图分别为实施例中不同掩膜板的结构示意附图3为本专利技术将附图2中六块A、 B、 C、 D、 E、 F图形掩膜板依次分别 叠加在基底材料上的结构示意附图4为本专利技术ZnS阻挡层厚度设计值与实际测量结果比较；附图5为本专利技术每一试验单元p-n结的结构示意附图6为本专利技术试验得出系列单元零偏微分电阻Ro随阻挡层厚度变化关系 示意图。具体实施例方式现结合附图说明之图1为受试验基底材料(MCT)试样，该试样呈方形，剥离试样基底材料表层，出露新鲜的碲镉汞层1。为尽量减小工艺过程中对材料表面的影响，须在新鲜基底材料表面均匀蒸镀一层ZnS阻挡层2，其厚度dQ=401.3 A。并将试样划 分成纵横均为I一VIII的方阵单元3。如图2所示为制作的多块镂刻有不同宽窄隙缝掩膜板。其中A图为掩膜 板4镂刻成的镂空区5为横长方形、并位于掩膜板的下部，相应于图1中的V 一VIII行方阵单元3; B图为掩膜板4镂刻成的镂空区5为竖长方形、并位于 掩膜板的右部，相应于图1中的V—VIII列方阵单元3; C图为掩膜板4镂刻 成的镂空区5为两个横长方形，分别相应于图1中的III一IV行和VII—VIII行 方阵单元3; D图为掩膜板4镂刻成的镂空区5为两个竖长方形，分别相应于图i中的m—iv列和vn—vin列方阵单元3; e图为掩膜板4镂刻成的镂空 区5为四个横长方形，分别相应于图i中的n、 iv、 vi、 vin行方阵单元3; f图为掩膜板4镂刻成的镂空区5为四个竖长方形，分别相应于图l中的II、 IV、vi、 vm列。图3所示为本专利技术实施的关键之举，它是将上述掩膜板依次分别叠加在基 底材料上，掩膜板的镂空区分别对应基底材料的行列组合方阵单元3，而且每更 换一次掩膜板，即进行一次蒸镀ZnS阻挡层，其叠加顺序是(1)图2A与图1叠加为图3A，掩膜板的镂空区出露图1下半部分V—VHI 行单元相应区域6，然后均匀蒸镀一层ZnS阻挡层，控制蒸镀时间，使阻挡层薄 膜厚度(由晶振方法测得)山为2872 A。(2)图2B与图1叠加为图3B，掩膜板的镂空区出露图1右部V—VIII列 各单元相应区域6，蒸镀厚度d2为359.6A的ZnS阻挡层薄膜；(3)图2C与图1叠加为图3C，掩膜板的镂空区5出露图1的III-IV行、 VII—VIII行的各单元相应区域6，蒸镀厚度d3为1441 A的ZnS阻挡层薄膜；(4) 图2D与图1叠加为图3D,掩膜板的镂空区5出露图1的III—IV列、 Vn—VIII列的各单元相应区域6，蒸镀厚度d4为179.7 A的阻挡层ZnS薄膜；(5) 图2E与图1叠加为图3E，掩膜板的镂空区5出露图1的II、 IV、 VI、 VIII行的各单元相应区域6，蒸镀厚度d5为719.6 A的阻挡层ZnS薄膜；(6) 图2F与图1叠加为图3F，掩膜板的镂空区5出露图l的II、 IV、 VI、 VIII列的各单元相应区域6，蒸镀厚度A为88.6 A的阻挡层ZnS薄膜。上述图3的A、 B、 C、 D、 E、 F图中的叠加是在同一块基底材料上进行， 只是依次分别更换不同的掩膜板，每更换一次掩膜板则蒸镀一次不同厚度的阻 挡层ZnS薄膜。综上，本文档来自技高网...

【技术保护点】
离子注入制备高性能碲镉汞ｐ－ｎ结的方法，采用分子束外延技术生长的同一块碲镉汞薄膜材料为基底；并制作多块镂刻有不同宽窄隙缝的掩膜板；蒸镀ＺｎＳ薄膜作为离子注入的阻挡层；在阻挡层上光刻出相应的离子注入区；进行离子注入；再完成后道ｐ－ｎ结的成结工艺，得不同单元的电压－电流特性曲线及不同单元的零偏微分电阻值Ｒ↓［０］值，其特征在于：所述离子注入的阻挡层是通过多次叠加蒸镀获得的不同厚度ＺｎＳ薄膜阻挡层；离子注入的剂量为同一离子剂量、同一注入能量值。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈贵宾，陆卫，王少伟，李志锋，陈效双，
申请(专利权)人：淮阴师范学院，中国科学院上海技术物理研究所，
类型：发明
国别省市：32[中国|江苏]