本发明专利技术公开了一种用于测量铜引线是否产生凹型坑的电路版图结构，所述电路版图结构包括一组独立的铜引线十字单元阵列，所述独立十字单元阵列由至少２个相互独立的十字单元构成，每个独立十字单元由等臂十字结构的铜引线构成。本发明专利技术可以用于电学测量铜引线在ＣＭＰ过程后是否产生凹形坑。此方法结构简单，占用版图面积小，便于嵌入版图中，实验测量方便。采用这种电学方法来测量，不受线条尺寸的影响，可以方便地对整个芯片进行测量，很好地验证芯片ＣＭＰ的均匀性。
【技术实现步骤摘要】
本专利技术涉及一种半导体器件电路版图结构，特别涉及一种用于测量铜 引线是否产生凹型坑的电路版图结构。
技术介绍
随着制造工艺的提高，器件尺寸的不断减小，互连线延迟成为了影响 整个电路性能的瓶颈。为了减小互连线延迟，采用电阻率更小的铜做为金 属引线。而在多层布线立体结构中，保证每层都能达到全局平面化是实现多层布线的关键，而采用CMP (化学机械抛光工艺)技术是全世界公认 的最佳方案之一。采用大马士革工艺形成的铜引线，也需要通过CMP将 淀积的多余铜抛光，只留下沟道中的铜引线。这些都使得铜互连CMP成 为ULSI (ultra-large scale integration超大规模集成电路)制造过程中备受 世界各国关注的核心技术之一，但因其涉及的学科多、技术难度大，相关 机理还待进一步研究。在Cu布线的CMP过程中，由于对具有不同抛光速率的材料同时抛 光，导致了芯片表面的不平整。Cu布线CMP后出现两种缺陷，其中一种 缺陷称为凹坑现象，即铜线内出现凹陷，用介质层与Cu线内的最低点之 间的高度差表示大小；另一类缺陷就是侵蚀现象，指在高图形密度区抛光 后层间介质层被抛掉一部分，可用设计的介质层高度与实际高度的差值来 表示0在ULSI多层布线CMP中，抛光后的凹形问题对器件的电学特性、 成品率有很大的影响。铜引线凹形坑的出现降低了金属连线的厚度，增大 了引线电阻，从而降低了器件的可靠性，使器件有可能产生断线从而造成 电路失效，产生灾难性的后果。凹形问题已经成为铜布线CMP中最难解 决的技术，直接影响到平整化的实现，降低凹形坑的形成对实现平面化意 义重大。对于CMP后铜引线形成的凹型坑和介质层的侵蚀现象， 一般是可以3用原子力显微镜(AFM)来进行测量，但是随着线条宽度的不断减小，原子力显微镜的探测范围相当有限，而且测量过程复杂。
技术实现思路
本专利技术需要解决的技术问题就在于克服现有技术中对于CMP后铜引 线形成的凹型坑等缺陷测试过程复杂的缺陷，提供一种用于测量铜引线是 否产生凹型坑的电路版图结构，它通过对所述电路版图的铜引线图形进行 简单的电学测量，就可以知道在化学机械抛光过程结束后形成的铜引线的 性能。使得在CMP形成铜引线后，可以通过电学方法测量形成的铜引线 是否产生凹型坑。为解决上述技术问题，本专利技术采用如下技术方案本专利技术一种用电学测试方法测试铜引线凹形坑的版图结构，所述版图 结构包括一组独立的铜引线十字单元阵列，所述独立十字单元阵列由至少 2个相互独立的十字单元构成，每个独立十字单元由等臂十字结构的铜引 线构成。每个独立十字单元的铜引线沟槽深度相同。每个独立十字单元的铜引线线条宽度都不相同。每个独立十字单元的铜引线都有四个输出端。本专利技术可以用于电学测量铜引线在CMP过程后是否产生凹形坑。此 方法结构筒单，占用版图面积小，便于嵌入版图中，实验测量方便。采用 这种电学方法来测量，不受线条尺寸的影响，可以方便地对整个芯片进行 测量，很好地验证芯片CMP的均匀性。 附图说明图l是本专利技术结构示意图。图2-l、图2-2和图2-3分别是本专利技术所述的独立十字单元的不同宽度的 铜引线结构示意图。 具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本 专利技术实施方式作进一步地详细描述。本专利技术一种用电学测试方法测试铜引线凹形坑的版图结构，所述版图 结构包括一组独立的铜引线十字单元阵列，所述独立十字单元阵列由至少2个相互独立的十字单元构成，如图1所示，每个独立十字单元由等臂十 字结构的铜引线1构成。每个独立十字单元的铜引线都有四个输出端2。 每个独立十字单元的铜引线沟槽深度相同。每个独立十字单元的铜引线线 条宽度都不相同。如图2-1、图2-2和图2-3所示，所述独立十字单元阵列 由3个相互独立的十字单元构成，铜引线宽度分别是nl, n2和n3。其中 nl<n2<n3<。对于每个十字结构都有四个输出端2，将任意相邻两个端口 接电压源，测量另外两个端口间流过的电流，记录数据，根据公式计算得 到不同线条宽度的铜引线的方块电阻3。将测得的电压相比较，如果经过 CMP后的铜引线没有出现凹形现象，那么测得的方块电阻应该是一致的， 不受十字图形线条宽度影响。如果测得的方块电阻随着十字图形的宽度减 小而下降，就可以判定铜引线在CMP的过程中出现了凹型坑。本专利技术可以用于电学测量铜引线在CMP过程后是否产生凹形坑。此 方法结构简单，占用版图面积小，便于嵌入版图中，实验测量方便。采用 这种电学方法来测量，不受线条尺寸的影响，可以方便地对整个芯片进行 测量，很好地验证芯片CMP的均匀性。以上所述仅为本专利技术的较佳实施例，并不用以限制本专利技术，凡在本发 明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在 本专利技术的保护范围之内。权利要求1、一种用于测量铜引线是否产生凹型坑的电路版图结构，其特征在于所述电路版图包括一组独立的铜引线十字单元阵列，所述独立十字单元阵列由至少2个相互独立的十字单元构成，每个独立十字单元由等臂十字结构的铜引线构成。2、 如权利要求1所述的用于测量铜引线是否产生凹型坑的电路版图 结构，其特征在于每个独立十字单元的铜引线沟槽深度相同。3、 如权利要求2所述的用于测量铜引线是否产生凹型坑的电路版图 结构，其特征在于每个独立十字单元的铜引线线条宽度都不相同。4、 如权利要求1-3之任一所述的用于测量铜引线是否产生凹型坑的 电路版图结构，其特征在于每个独立十字单元的铜引线都有四个输出端。全文摘要本专利技术公开了一种用于测量铜引线是否产生凹型坑的电路版图结构，所述电路版图结构包括一组独立的铜引线十字单元阵列，所述独立十字单元阵列由至少2个相互独立的十字单元构成，每个独立十字单元由等臂十字结构的铜引线构成。本专利技术可以用于电学测量铜引线在CMP过程后是否产生凹形坑。此方法结构简单，占用版图面积小，便于嵌入版图中，实验测量方便。采用这种电学方法来测量，不受线条尺寸的影响，可以方便地对整个芯片进行测量，很好地验证芯片CMP的均匀性。文档编号H01L23/544GK101425505SQ20081023881公开日2009年5月6日 申请日期2008年12月2日 优先权日2008年12月2日专利技术者寰 杜, 胡云中, 范雪梅, 赵超荣, 雒建斌 申请人:中国科学院微电子研究所本文档来自技高网...
【技术保护点】
一种用于测量铜引线是否产生凹型坑的电路版图结构，其特征在于：所述电路版图包括一组独立的铜引线十字单元阵列，所述独立十字单元阵列由至少２个相互独立的十字单元构成，每个独立十字单元由等臂十字结构的铜引线构成。
【技术特征摘要】
【专利技术属性】
技术研发人员：范雪梅，赵超荣，杜寰，胡云中，雒建斌，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。