具有绝缘体上半导体结构和超晶格的半导体器件及相关方法技术

半导体器件，可以包括ＳＯＩ衬底、与该衬底相邻的绝缘层、以及与跟该衬底相对的绝缘层的面相邻的半导体层。该器件还可以包括半导体层上的源极和漏极区、与半导体层相邻并在源极和漏极区区之间延伸以限定沟道的超晶格、以及在超晶格上的栅极。所述超晶格可以包括多个堆叠层组，每个层组包括限定基底半导体部分及其上的能带改性层的多个堆叠基底半导体单层。所述能带改性层可以包括限制在相邻基底半导体部分的晶格内的至少一个非半导体单层。所述超晶格可以包含锗。

【技术实现步骤摘要】
【国外来华专利技术】
OOOlj本专利技术涉及半导体领域，更具体地涉及基于能带工程而具有加强特性的半导体及相关方法。
技术介绍
所述超晶格还可以具有基本直接的能带隙，并且其还可以 包括最上层组上的基底半导体盖层。在一个实施例中，所有的基底半 导体部分可以具有相同数目的单层的厚度。依照替代实施例，至少一些基底半导体部分可以具有不同数目的单层的厚度。另外，例如，每 个能带改性层可以包括选自由氧、氮、氟、以及碳-氧组成的组中的非 半导体。图l是依照本专利技术的半导体器件的示意横截面图。 图4是可以在图l的器件中使用的超晶格的另一实施例的显著放大示意横截面图。图5A是从如在现有技术中的块体硅和对于如附图说明图1-3中所示的4/1 Si/0超晶格两者的伽玛点(G)计算的能带结构的图示。所示的SOI MOSFET 20包括桂村底21、衬底上的绝缘 层(即硅氧化物)37、以及与衬底相反的绝缘层的面上的半导体(即 硅)层39。轻掺杂源极/漏极扩展区22、 23和更重掺杂的源极/漏极区 26、 27在半导体层39中形成，如所示，并且轻掺杂源极/漏极扩展之 间的沟道区扩展由超晶格25来提供。源极/漏极硅化物层30、 31和源 极/漏极接触32、 33在源极/漏极区上，如本领域的技术人员将认识到 的那样。如本领域的技术人员将认识到的那样，上迷SOI器件的 绝缘层37有利地提供减小的与源极和漏极区26、 27相邻的电容，例如，从而缩短开关时间并提供更快的器件工作。例如，应注意的是可以将其它材料用于绝缘层37,诸如玻璃或蓝宝石。此外，例如，衬底 21和半导体层39可以包括诸如锗等其它半导体材料。申请人:已经识别了用于SOI MOSFET 20的沟道区的改 进材料和结构。更具体地说，申请人已识别了具有其对于电子和/或空 穴的适当电导有效质量基本上小于对于硅的相应值的能带结构的材料 或结构。0034现在另外参照图2和3，所述材料或结构可以是超晶格25 的形式，其结构被控制在原子或分子水平，并且可以使用原子或分子 层沉积的已知技术来形成。如对图2的示意横截面图的特定参照而可 能最透彻地理解的那样，超晶格25包括以堆叠关系布置的多个层组 45a國45n。0035超晶格25的每个层组45a - 45n说明性地包括限定各自基 底半导体部分46a - 46n和其上的能带改性层50的多个堆叠的基底半 导体单层46。为了图示的清晰起见，能带改性层50在图2中用点虚 线来指示。申请人:在不希望受此束绰的情况下建立这样的理论，即能 带改性层50和相邻基底半导体部分46a - 46n引起超晶格25具有在平虑到另一种方式，此平行方向与堆叠方向垂直。能带改性层50还可以 引起超晶格25具有一般能带结构。虽然在某些半导体器件中这样的方向优先特征可能是希 望的，其它器件可以受益于与层组平行的任何方向上迁移率的更均匀 的增大。如本领域的技术人员将认识到的那样，还可以有益于具有对 于电子或空穴两者、或这些电荷载流子中的仅一种的增大迁移率。图5B示出了对于块体硅(连续线)和4/lSi/0超晶格25 (虚线)从Z点计算的能带结构。本图示出了 (100)方向上价带的 提高的曲率。10055图5C示出了从块体硅(连续线)和对于如图4中所示的5/1/3/1 Si/0超晶格25'(虛线)两者的伽玛和Z点计算能带结构的图 示。由于5/1/3/1 Si/O结构的对称，(100)和(010)方向上所计算的 能带结构是等价的。因此，可以预期在平行于各个层、即垂直于(001) 堆叠方向的平面中，电导有效质量和迁移率是各向同性。请注意，在 5/1/3/1 Si/O示例中，导带最低点和价带最低点均在Z点处或接近于Z 点。如本领域的技术人员将认识到的那样， 一旦形成了栅极 35和侧壁隔离物40、 41，则将其用作刻蚀掩模以去除将形成源极和漏 极的区域中的超晶格25材料和部分衬底21。如图1中所示，此步骤 在超晶格25之下形成硅层39的下层台阶状部分。[0065超晶格25材料可以以与上文中对于栅极35所述的类似的 方式来刻蚀。但是，应注意的是在超晶格25中存在诸如氧等非半导体的情况下，可以使用为氧化物而非硅所配置的刻蚀剂来更轻易地刻蚀 超晶格。当然，如本领域的技术人员所认识到的那样，用于给定执行[00661使用n型或p型LDD注入、退火、以及清洁来形成轻掺杂的源极和漏极(LDD)扩展22、 23。在LDD注入之后可以使用退火步骤，但是根据具体的工艺，可以将其省略。所述清洁步骤是化学刻蚀使得在沉积氧化物层之前去除金属和有机物，应注意的是当此处将源极和漏极区说成是在半导体层39之上形成的时，如本领域的技术人员将认识到的那样，这意味着包括可以在半导体层中的注入以 及在半导体层顶部上形成抬高的源极/漏极区。[0067为了形成源极和漏极26、 27注入，沉积Si02掩膜并回蚀。 用N型或P型离子注入来形成源极和漏极区26、 27。然后，将该结 构退火并清洁。然后可以执行自对准硅化物形成以形成硅化物层30、 31、和34，并形成源极/漏极接触32、 33以提供图1中所示的最终SOI MOSFET器件20。所述珪化物形成亦称硅化(salicidation )。硅化 工艺包括金属沉积(例如Ti)、氮退火、金属刻蚀、以及二次退火。[0068当然，前面所述仅是其中可以使用本专利技术的工艺和器件的 一个示例，本领域的技术人员将理解其在许多其它工艺和器件中的应用和使用。在其它工艺和器件中，本专利技术的结构可以在一部分晶片或 基本上穿过整个晶片来形成。另外， 一些实施例中对于形成超晶格25， 也可能不需要原子层沉积工具的使用。例如，如本领域的技术人员将 认识到的那样，可以用与单层的控制相容的工艺条件使用CVD工具 来形成单层。!0069j应注意的是依照本专利技术可以制造除MOSFET之外的器 件。举例来说，可以使用上述技术制造的一种衬底上绝缘体器件是存 储器件。其它潜在的衬底上绝缘体器件包括光学器件。[0070本领域的技术人员将想到本专利技术的许多变体及其它实施 例，其具有前述说明及相关附图中出现的教导内容的益处。因此，应理解的是匾额专利技术不限于所公开的具体实施例，并且意欲将变体和实 施例包括在随附权利要求的范围内。本文档来自技高网...

【技术保护点】
一种半导体器件，其包括：　衬底；　与所述衬底相邻的绝缘层；　与所述绝缘层的与所述衬底相反的面相邻的半导体层；　所述半导体层上的源极区和漏极区；　超晶格，其与所述半导体层相邻并在所述源极区与漏极区之间延伸以限定沟道；以及　在所述超晶格上的栅极；　所述超晶格包括多个堆叠的层组，每个层组包括多个堆叠的基底半导体单层，该多个堆叠的基底半导体单层限定基底半导体部分及其上的能带改性层；　所述能带改性层包括限制在相邻基底半导体部分的晶格内的至少一个非半导体单层。

【技术特征摘要】
【国外来华专利技术】US 2006-5-5 11/381,835;US 2006-5-5 11/381,8501. 一种半导体器件，其包括衬底；与所述衬底相邻的绝缘层；与所述绝缘层的与所述衬底相反的面相邻的半导体层；所述半导体层上的源极区和漏极区；超晶格，其与所述半导体层相邻并在所述源极区与漏极区之间延伸以限定沟道；以及在所述超晶格上的栅极；所述超晶格包括多个堆叠的层组，每个层组包括多个堆叠的基底半导体单层，该多个堆叠的基底半导体单层限定基底半导体部分及其上的能带改性层；所述能带改性层包括限制在相邻基底半导体部分的晶格内的至少一个非半导体单层。2. 权利要求l的半导体器件， 至少一个上的接触层。3. 权利要求1的半导体器件， 中所述绝缘层包括硅氧化物。4. 权利要求1的半导体器件, 共能带结构。还包括所述源极区与漏极区中的 其中，所述衬底包括硅，并且其 其中，所述超晶格在其中具有公5. 权利要求1的半导体器件，其中，所述超晶格具有比没有所 述能带改性层的情况下更高的电荷栽流子迁移率。6. 权利要求1的半导体器件，其中，每个基底半导体部分包括硅。7. 权利要求1的半导体器件，其中，每个基底半导体部分包括锗。8. 权利要求l的半导体器件，其中，每个能带改性层包括氧。9. 权利要求1的半导体器件，其中，每个能带改性层具有一个 单层的厚度。10. 权利要求l的半导体器件，其中，每个基底半导体部分具有 小于八个单层的厚度。11. 权利要求l的半导体器件，其中，所述超晶格还具有基本直 接的能带隙。12. 权利要求l的半导体器件，其中，所述超晶格还包括最上层 组上的基底半导体盖层。13. 权利要求l的半导体器件，其中，所有所述基底半导体部分 具有相同数目的单层的厚度。14. 权利要求l的半导体器件，其中，至少一些所述基底半导体 部分具有不同数目的单层的厚度。15...

【专利技术属性】
技术研发人员：斯科特A柯瑞普斯，KV拉奥，
申请(专利权)人：梅尔斯科技公司，
类型：发明
国别省市：US[]