有着一ONO上介电层的非易失性存储器半导体元件制造技术

本发明专利技术涉及有着一ＯＮＯ上介电层的非易失性存储器半导体元件。一种非易失性存储单元，包含一硅衬底含有一主要表面，一源极区域位于该硅衬底中的一部分，一漏极区域位于该硅衬底中的一部分，以及一阱区域位于该硅衬底中的一部分并介于该源极和该漏极区域之间。该单元包含一底部氧化层形成于该衬底的该主要表面上。该底部氧化层位于接近该阱区域的该主要表面上。该单元包含一电荷储存层位于该底部氧化层之上，一介电遂穿层位于该电荷储存层之上，且一控制栅极形成于该介电遂穿层之上。该介电遂穿层包含一第一氧化层，一氮化层和一第二氧化层。该非易失性存储单元的擦除，包含施加一正栅极电压使空穴自该栅极注入。

【技术实现步骤摘要】

本专利技术涉及一种非易失性存储器半导体元件，以及一种制造一非 易失性存储器半导体元件的方法，特别是一种含有氧化氮化氧化 (ONO)上介电层的非易失性存储器半导体元件，以及一种制造一含有 氧化氮化氧化(ONO)上介电层的非易失性存储器半导体元件的方法。
技术介绍
非易失性存储器(NVM)是一种半导体存储器，含有这种NVM存 储单元的半导体元件，即使当电源的供应被移除时，仍可持续储存数 据。NVM包含掩模只读存储器(Mask ROM),可编程只读存储器 (PROM)，可擦除可编程只读存储器(EPROM)，以及电可擦除可编程 只读存储器(EEPROM)。典型地，NVM可被编程以用作数据的读取 和/或擦除，且该编程后的数据在被擦除之前，可被储存一段相当长 的时间，甚至如十年之久。氮化物只读存储器(NROM)，是EEPROM的一种类型，利用电荷 捕捉(charge-trapping)来储存数据。氮化物只读存储器典型地由一金属 氧化物半导体场效应晶体管(MOSFET)构成，其含有一 ONO(氧化氮 化氧化)层位于该半导体材料的该栅极和该源极/漏极之间。当该元件 被编程时，位于该ONO中的该氮化物层可捕捉电荷(电子)。该氮化 物材料有能力局部化电荷并储存之，而不需将遍布于该氮化层的电荷 明显地横向移动。氮化物只读存储器利用一相当厚的隧道氧化层，通常会对于擦除一存储单元所花的时间造成负面影响。氮化物只读存储 器与常见的[浮动栅极]存储单元相对照，其中该浮动栅极有导电性， 而电荷横向扩散遍布于整个浮动栅极，并经由一隧道氧化层被传送。 在氮化物只读存储器单元中的该电荷捕捉层的编程(即电荷注入)，可 通过各种不同的热载子注入方法来完成，例如沟道热电子注入(CHE)，源极侧注入(SSI)，以及沟道引发次要热电子注入(CHISEL)， 这些方式均可将电子注入氮化层。通过施加一正栅极电压来执行擦 除，该正栅极电压使空穴自该栅极经由该ONO上介电层隧穿。在氮 化物只读存储器元件中的擦除(即电荷移除)，通常可通过传导带间热 空穴隧穿(BTBHHT)来完成。然而BTBHHT擦除会造成许多氮化物 只读存储器元件可靠性的问题，及造成该氮化物只读存储器元件品质 降低，并在多次的编程/擦除循环之后造成电荷的流失。读取的实施 可为正向或逆向。局部化电荷捕捉技术让每一个单元分成两比特，因 而使存储器密度加倍。通过己知的电压施加技术，氮化物只读存储器 可被重复地编程，读取，擦除和/或再编程。另一种EEPROM是如图4B所示的金属氮化氧化硅(MNOS)存储 单元。一典型的MNOS 40包含一非常薄的绝缘材料层50如二氧化硅 (Si02)，以将一氮化硅电荷储存区域54和该半导体元件的一栅极55 与一阱区45分隔开来。一MNOS 40同时包含一衬底41，在其内形 成一源极44和一漏极42。该阱区45位于该栅极55下方的该源极44 和该漏极42之间。擦除一 MNOS 40包含从该栅极55将空穴注入至 该氮化物区域54内。这是通过使用一大的正栅极电压，并同时将该 源极44，该漏极42和该衬底41接地来完成的。为了促进空穴自该 栅极55注入，在该氮化物54和该栅极55之间没有任何东西。然而 这样的MNOS元件40遭受氮化物区域54中电荷保留的问题，因为 电子可轻易的自氮化物区域54[逃离](de-trap)而进入该栅极55。还有一种EEPROM为硅氧化氮化氧化硅(SONOS)存储单元。在 此参照美国6,011,725号专利(Eitan)的全部内容，提供数个NVM现有 技术的详细对照，分别包含编程、擦除和读取技术。该Eitan专利同 时公开一种SONOS存储单元，可通过局部化电荷存储器的技术来储存两个数据比特。一典型常见的SONOS元件10如图4A所示，该常见的SONOS 元件10，包含一硅衬底11， 一源极14， 一漏极12， 一阱区15，和 一在该阱区15上方的第一氧化层20，延伸至该源极14和该漏极12 的上方部分。在该氧化层20上方提供一氮化物电荷储存层24，并在 该氮化物电荷储存层24上方提供一第二氧化层30。 一多晶硅(poly) 栅极25位于该ONO堆叠20、 24、 30的上方。通过在该氮化物层24 上方提供该第二氧化层30，可改善编程操作期间，电荷在该氮化物 层24中存放位置的控制能力。此外，该第二氧化层30的添加，防止 来自上方栅极25的空穴进入。为了让电子能穿过该氧化层20，该氧 化层20必须相当薄，例如20至30埃(A)。然而在保留电荷时仍发生 直接隧穿，造成电荷保留不足的结果。因此希望可以提供一种非易失性存储器半导体元件，改善常见的 SONOS和MNOS元件电荷保留的问题。且希望可以提供一种非易失 性存储器半导体元件，含有一能带设计的氧化氮化氧化(ONO)上介电 层，可作为一阻挡氧化物或上方氧化层。同时希望可以提供一种非易 失性存储器，可通过施加一正栅极电压，利用栅极注入空穴来擦除。
技术实现思路
简单来说，本专利技术包含一种非易失性存储单元，包含一硅衬底含 有一主要表面， 一位于该硅衬底中接近该主要表面的一部分的源极区 域， 一位于该硅衬底中接近该主要表面的一部分的漏极区域。该漏极 区域与该源极区域分隔开来。 一阱区位于该硅衬底中接近该主要表面 的一部分，并介于该源极和该漏极区域之间。该单元包含一形成于该 衬底的该主要表面上的底部氧化层。该底部氧化层位于接近该阱区的 该主要表面上。 一电荷储存层位于对应该硅衬底的该主要表面的该底 部氧化层之上。 一介电隧穿层位于对应该硅衬底的该主要表面的该电 荷储存层之上。以对应该硅衬底的该主要表面向外延伸的顺序，该介 电隧穿层包含一第一介电氧化层， 一介电氮化层和一第二介电氧化 层。 一控制栅极位于对应该硅衬底的该主要表面的该介电隧穿层之上。本专利技术同时包含形成一存储单元的方法，包含提供一硅衬底含有 一主要表面，形成一位于该硅衬底中接近该主要表面的一部分的源极 区域，以及形成一位于该硅衬底中接近该主要表面的一部分的漏极区 域。该漏极区域与该源极区域分隔开来。 一阱区被界定于该硅衬底中 接近该主要表面的一部分，并介于该源极和该漏极区域之间。在该衬 底的该主要表面上沉积一底部氧化层。该底部氧化层位于接近该阱区 的该主要表面上。在对应该硅衬底的该主要表面的该底部氧化层之上 形成一电荷储存层。在对应该硅衬底的该主要表面的该电荷储存层之 上沉积一第一介电氧化层。在对应该硅衬底的该主要表面的该第一介 电氧化层之上沉积一介电氮化层。在对应该硅衬底的该主要表面的该 介电氮化层之上沉积一第二介电氧化层。在对应该硅衬底的该主要表 面的该介电隧穿层之上形成一控制栅极。另一方面，本专利技术包含擦除一非易失性存储单元的方法。该非易失性存储单元包含一硅衬底， 一控制栅极， 一源极， 一漏极， 一介于 该源极和该漏极之间的阱区， 一位于该阱区之上的底部氧化层， 一位 于该底部氧化层之上的电荷储存层，以及一位于该电荷储存层和该控制栅极之间的氧化氮化氧化(ONO)介电层。此方法包含对该控制栅极 施加一正栅极擦除电压，足以让空穴自该控制栅极隧穿至该电荷储存 层，并对源极区域或漏极区域中的一个施加一源极/漏极编程电压且 耦合另一个区域至参本文档来自技高网...

【技术保护点】
一种非易失性存储单元，包含：　一衬底；　一源极区域；　一漏极区域；　一阱区域，介于该源极区域和该漏极区域之间；　一底部氧化层，位于该衬底上方；　一电荷储存层，位于该底部氧化层上方；　一多层的介电隧穿 层，位于该电荷储存层之上；以及　一控制栅极，位于该多层的介电隧穿层之上。

【技术特征摘要】
US 2005-8-4 11/197,6681、一种非易失性存储单元，包含一衬底；一源极区域；一漏极区域；一阱区域，介于该源极区域和该漏极区域之间；一底部氧化层，位于该衬底上方；一电荷储存层，位于该底部氧化层上方；一多层的介电隧穿层，位于该电荷储存层之上；以及一控制栅极，位于该多层的介电隧穿层之上。2、 根据权利要求1的非易失性存储单元，其中该控制栅极为未 掺杂多晶硅，掺杂多晶硅和金属中的一种。3、 根据权利要求2的非易失性存储单元，其中该控制栅极为n 型掺杂多晶硅，p型掺杂多晶硅，钼，和氮化钽中的一种。4、 根据权利要求1的非易失性存储单元，其中该多层的介电隧 穿层包含第一和第二介电氧化层，以及一介电氮化层，每一层的厚度 为介于10~30埃之间。5、 根据权利要求4的非易失性存储单元，其中该第一介电氧化 层的厚度为18埃，该介电氮化层的厚度为20埃，且该第二介电氧化 层的厚度为15埃。6、 根据权利要求1的非易失性存储单元，其中该底部氧化层的 厚度介于30 90埃之间。7、 根据权利要求1的非易失性存储单元，其中该底部氧化层由 氧化铝所形成。8、 根据权利要求1的非易失性存储单元，其中该电荷储存层的 厚度介于50 150埃之间。9、 根据权利要求1的非易失性存储单元，其中该电荷储存层由 氮化硅，氮氧化硅，氧化铝，和氧化铪中的至少一种所形成。10、 根据权利要求1的非易失性存储单元，其中该单元的编程是 通过沟道热电子注入，源极侧注入，和沟道引发次要热电子注入中的 一种方式实现。11、 根据权利要求1的非易失性存储单元，其中该非易失性存储 单元的擦除是通过施加一正电压至该控制栅极，以提供空穴...

【专利技术属性】
技术研发人员：吕函庭，赖二琨，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]