在半导体器件中形成隔离层的方法技术

一种半导体器件，可以包括：半导体衬底；第一沟槽，形成在该半导体衬底中；第二沟槽，形成在该半导体衬底中；第一器件隔离层，形成在该第一沟槽中；第二器件隔离层，形成在该第二沟槽中，并具有和该第一器件隔离层不同的结构。本发明专利技术在半导体器件中形成具有多层衬层氮化硅膜的器件隔离层。因此，可以将ＮＭＯＳ或ＰＭＯＳ的应力方向控制为预定的方向（拉力或压力）。结果，器件的性能可以最大化。尤其，由于使用了多层衬层氮化硅膜，因此可以通过控制衬层氮化硅膜的厚度，精密地控制ＮＭＯＳ和ＰＭＯＳ中的应力。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件的制造方法，尤其涉及一种在半导体器件中 形成隔离层的方法，该方法适用于对NMOS和PMOS不同地应用衬层氮化 硅膜(liner silicon nitride film)，从而同时改善NMOS和PMOS的特性，其 中衬层氮化硅膜用于抑制在形成器件隔离层时产生的应力的影响。
技术介绍
近年来，由于半导体器件的大容量和高集成度，对于基于每一代的集成 度都翻倍提高的微制造技术的存储单元的研究有了积极的发展。由于其中一 种技术用于实现半导体器件的高集成度，使得一种减少用于隔离多个晶片上 的半导体器件的器件隔离层从而减小半导体器件的大小的技术引起了人们 的注意。浅沟槽隔离(STI)工艺是一种用于减小半导体器件大小的器件隔离技 术。在STI工艺中，在半导体衬底中形成预定深度的沟槽，并且通过化学气 相沉积(CVD)在沟槽中沉积氧化物膜。然后，通过化学机械抛光(CMP) 蚀刻不必要的氧化物膜，以形成器件隔离层。使用选择性地在半导体衬底上 和/或上方生长厚的氧化物膜以形成器件隔离层的局部硅氧化(LOCOS)技 术。然而，问题在于由于器件隔离层的横向扩散和鸟嘴(bird's beak)的产 生而减小了器件隔离区。为了解决该问题，广泛地使用STI工艺。参见图1A，用于半导体器件的STI工艺最初可以包括在半导体衬底100 上和/或上方顺序形成焊盘氧化物膜102和氮化物膜104。然后，将光致抗蚀 剂形成在氮化物膜104上和/或上方，并且通过光刻将光致抗蚀剂图案化并蚀 刻至与半导体衬底ioo的将要形成用于STI工艺的沟槽的部分相对应。接着，使用光致抗蚀剂图案作为蚀刻掩膜蚀刻半导体衬底100。从而形成用于形成 器件隔离层的沟槽。然后，通过氧化(如湿蚀刻或者干蚀刻)，在沟槽的表面上和/或上方形成热氧化物膜106。此时，形成的热氧化物膜106在沟槽的 侧面和底面上和/或上方具有均匀的厚度。然后，在包括沟槽的半导体衬底 100的整个表面上和/或上方沉积衬层氮化硅膜108，并且通过CVD在沟槽中 沉积电介质填充物(dielectric filler) 110。电介质填充物110是一种可以完 全填充沟槽的介电材料。可以使用如PE-CVD (等离子体增强化学气相沉积) 和HDP-CVD (高密度等离子体化学气相沉积)等沉积工艺。然后，如图1B所示，通过CMP平面地去除电介质填充物110，直到暴 露出位于没有形成沟槽的半导体衬底IOO上的衬层氮化硅膜108的表面。随 后，通过蚀刻去除衬层氮化硅膜108、氮化物膜104以及焊盘氧化物膜102。因此，如图1C所示，填充有电介质填充物110的器件隔离层112形成 在半导体衬底100中。衬层氮化硅膜108通过抑制在形成热氧化物膜时由于 沟槽体积的增加带来的应力的增加而控制硅(即半导体衬底100)内部的应 力。衬层氮化硅膜108抑制如硼(B)等掺杂物的扩散或抑制H20等进入硅 的内部。依据，当硅中的应力是拉应力时，提 高了电子的迁移率，并且改善了 NMOS的性能。同时，在PMOS中，当硅 中的应力是压应力时，提高了空穴的迁移率。从这点来看，当同样的衬层氮 化硅膜应用于NMOS和PMOS以释放STI压应力时，不能同时改善NMOS 和PMOS的特性。即，有必要对NMOS和PMOS不同地应用衬层氮化硅膜， 从而释放在形成热氧化物膜时产生的应力。
技术实现思路
本专利技术的实施例涉及一种半导体器件的制造方法，尤其涉及一种在半导 体器件中形成隔离层的方法，该方法适用于对NMOS和PMOS应用不同的 衬层氮化硅膜，从而同时改善NMOS和PMOS的特性，其中衬层氮化硅膜 用于抑制在形成器件隔离层时产生的应力的影响。本专利技术的实施例涉及一种，该方法能 够通过在制造半导体器件的STI工艺过程中，对NMOS和PMOS应用不同的用于抑制所产生的应力的影响的衬层氮化硅膜，来同时改善NMOS和PMOS的特性。本专利技术的实施例涉及一种，该方法能够通过在制造半导体器件的STI工艺过程中对NMOS和PMOS应用不同的 衬层氮化硅膜，从而将NMOS或PMOS的应力方向控制为所需的方向(拉 应力或压应力)。本专利技术的实施例涉及一种，该方 法能够通过在制造半导体器件的STI工艺过程中将衬层氮化硅膜形成为 多层结构，从而将NMOS或PMOS的应力方向控制为所需的方向(拉应 力或压应力)。本专利技术的实施例涉及一种，该方法可以包括以下至少一个步骤在半导体衬底中形成多个沟槽；通过热氧化在所 述多个沟槽的侧面和底面上和/或上方形成氧化物膜；在包括所述多个沟槽的该半导体衬底的整个表面上和/或上方沉积第一衬层氮化硅膜；在该第一衬层 氮化硅膜上和/或上方沉积氧化物膜；在该氧化物膜上和/或上方沉积第二衬 层氮化硅膜；通过各向异性蚀刻和各向同性蚀刻去除所述多个沟槽的预定沟 槽中的该第二衬层氮化硅膜和该氧化物膜；在包括所述多个沟槽的该半导体 衬底的整个表面上和/或上方沉积电介质填充物；通过化学气相沉积(CMP) 去除该电介质填充物，直到暴露出位于没有形成沟槽的该半导体衬底上和/ 或上方的该第一衬层氮化硅膜或第二衬层氮化硅膜的表面；以及通过蚀刻， 形成具有形成在沟槽中的多层衬层氮化硅膜的第一器件隔离层以及形成具 有形成在该第一衬层氮化硅膜的第二器件隔离层。本专利技术的实施例涉及一种方法，该方法可以包括以下至少一个步骤在 半导体衬底中形成多个沟槽；通过热氧化在所述多个沟槽的侧面和底面上方 形成氧化物膜；在包括所述多个沟槽的半导体衬底的整个表面上方沉积第一 衬层氮化硅膜；顺序进行在该第一衬层氮化硅膜上沉积氧化物膜的步骤以及 在该氧化物膜上沉积第二衬层氮化硅膜的步骤；通过各向异性蚀刻和各向同 性蚀刻，去除位于所述多个沟槽中预定的一个沟槽中的该第二衬层氮化硅膜 和该氧化物膜；在包括所述多个沟槽的该半导体衬底的整个表面上方沉积电 介质填充物；去除位于该半导体衬底的顶部表面上方的部分该电介质填充物；以及通过蚀刻部分该第一衬层氮化硅膜而在所述多个沟槽的第一沟槽中 形成具有多层衬层氮化硅膜的第一器件隔离层，并且在所述多个沟槽的其它 沟槽中形成具有该第一衬层氮化硅膜的第二器件隔离层，其中，该第二衬层 氮化硅膜和该氧化物膜形成在该半导体衬底的顶部表面的上方。本专利技术的实施例涉及一种方法，该方法可以包括以下至少一个步骤在 半导体衬底上方顺序形成第一氧化物膜和第一氮化物膜；形成暴露部分该半 导体衬底的光致抗蚀剂图案；通过使用该光致抗蚀剂图案作为掩膜蚀刻该半 导体衬底的暴露的部分，而在该半导体衬底中形成多个沟槽；在所述多个沟 槽的表面上方形成第二氧化物膜；在该热氧化膜和该第一氮化物膜上方形成 第二氮化物膜；在该第二氮化物膜上方形成第三氧化物膜；在该第三氧化物 膜上方形成第三氮化物膜；去除位于所述多个沟槽中的预定沟槽内的该第三 氮化物膜和该第三氧化物膜；在该半导体衬底的整个表面上方形成电介质 膜，并填充所述多个沟槽；去除部分该电介质膜，用于暴露位于所述预定沟 槽内的该第二氮化物膜和所述多个沟槽中剩余的沟槽中的该第三氮化物膜； 通过从该半导体衬底的顶部表面去除该第一氮化物膜、该第二氮化物膜和该 第三氮化物膜以及该第一氧化物膜，而同时在所述多个沟槽中形成具有不同 结构的第一器件隔本文档来自技高网...

【技术保护点】
一种方法，包括如下步骤：　在半导体衬底中形成多个沟槽；　通过热氧化在所述沟槽的侧面和底面上方形成氧化物膜；　在包括所述沟槽的该半导体衬底的整个表面上方沉积第一衬层氮化硅膜；　顺序进行在该第一衬层氮化硅膜上沉积氧化物膜 的步骤以及在该氧化物膜上沉积第二衬层氮化硅膜的步骤；　通过各向异性蚀刻和各向同性蚀刻，去除位于所述沟槽的预定的一个沟槽中的该第二衬层氮化硅膜和该氧化物膜；　在包括所述沟槽的该半导体衬底的整个表面上方沉积电介质填充物；去除位于该半 导体衬底的顶部表面上方的部分该电介质填充物；以及　通过蚀刻部分该第一衬层氮化硅膜，在所述沟槽的第一组沟槽中形成具有多层衬层氮化硅膜的第一器件隔离层，并且在所述沟槽的其它沟槽中形成具有该第一衬层氮化硅膜的第二器件隔离层，其中，该第二衬层 氮化硅膜和该氧化物膜形成在该半导体衬底的该顶部表面上方。

【技术特征摘要】
KR 2007-12-3 10-2007-01244421. 一种方法，包括如下步骤在半导体衬底中形成多个沟槽；通过热氧化在所述沟槽的侧面和底面上方形成氧化物膜；在包括所述沟槽的该半导体衬底的整个表面上方沉积第一衬层氮化硅膜；顺序进行在该第一衬层氮化硅膜上沉积氧化物膜的步骤以及在该氧化物膜上沉积第二衬层氮化硅膜的步骤；通过各向异性蚀刻和各向同性蚀刻，去除位于所述沟槽的预定的一个沟槽中的该第二衬层氮化硅膜和该氧化物膜；在包括所述沟槽的该半导体衬底的整个表面上方沉积电介质填充物；去除位于该半导体衬底的顶部表面上方的部分该电介质填充物；以及通过蚀刻部分该第一衬层氮化硅膜，在所述沟槽的第一组沟槽中形成具有多层衬层氮化硅膜的第一器件隔离层，并且在所述沟槽的其它沟槽中形成具有该第一衬层氮化硅膜的第二器件隔离层，其中，该第二衬层氮化硅膜和该氧化物膜形成在该半导体衬底的该顶部表面上方。2. 如权利要求1所述的方法，其中形成所述沟槽的步骤包括 在该半导体衬底上方沉积焊盘氧化物膜和氮化物膜； 图案化该焊盘氧化物膜和该氮化物膜以暴露部分该半导体衬底；以及 将该半导体衬底的暴露部分蚀刻到预定深度以形成所述沟槽。3. 如权利要求1所述的方法，其中根据将要制造的器件是NMOS晶体 管还是PMOS晶体管，选择性地应用该第一器件隔离层和该第二器件隔离 层。4. 如权利要求3所述的方法，其中通过光刻和蚀刻来图案化该NMOS 的区域和该PMOS的区域中的特定区域。5. 如权利要求1所述的方法，其中通过各向异性蚀刻和各向同性蚀刻而 进行该第二衬层氮化硅膜和该氧化物膜的去除。6. 如权利要求1所述的方法，其中通过化学气相沉积去除部分该电介质 填充物。7. —种方法，包括如下步骤在半导体衬底上方顺序形成第一氧化物膜和第一氮化物膜；形成暴露部分该半导体衬底的光致抗蚀剂图案；通过使用该光致抗蚀剂图案作为掩膜来蚀刻该半导体衬底的暴露部分，在该半导体衬底中形成沟槽；在所述沟槽的表面上方形成第二氧化物膜； 在该热氧化膜和该第一氮化物膜上方形成第二氮化物膜； 在该第二氮化物膜上方形成第三氧化物膜； 在该第三氧化物膜上方形成第三氮化物膜；去除位于所述沟槽的预定沟槽中的该第三氮化物膜和该第三氧化物膜； 在该半导体衬底的整个表面上方形成电介质膜，并填充所述沟槽； 去除部分该电介质膜，用于暴露位于预定的所述沟槽中的该第二氮化物膜和位于所述沟槽的剩余的沟槽中...

【专利技术属性】
技术研发人员：金大均，
申请(专利权)人：东部高科股份有限公司，
类型：发明
国别省市：KR[韩国]