ＤＲＡＭ单元晶体管器件和方法技术

一种ＤＲＡＭ单元晶体管器件及其形成方法。所述方法是在注入阈值电压以前提供覆盖衬底表面区域的保护层。所述方法然后包括沉积光刻胶层和图案化所述光刻胶，所述图案化所述光刻胶是通过选择性地除去一部分所述光刻胶以暴露覆盖第一区域的所述保护层同时保留覆盖第二区域的光刻胶。所述方法包括将用于调节阈值电压的杂质注入所述第一区域，同时所述第二区域基本上没有所述用于调节阈值电压的杂质。所述方法还包括形成源极区和漏极区。所述方法还包括在所述源极区上提供导电结构。所述导电结构与源极区之间的结基本上在第二区域之内。所述方法然后提供通过导电结构与所述源极区电接触的存储电容器。

【技术实现步骤摘要】

本专利技术涉及用于制造半导体器件的集成电路及其工艺。更特别地， 本专利技术提供在MOS晶体管器件结构中制造低漏泄接触的方法与器件。 仅仅作为举例,本专利技术已经应用于通常称为DRAMs的动态随机存取存 储器件。但是，应认识到本专利技术具有宽得多的应用范围。例如，本专利技术可 应用于对由漏泄电流所引起的性能下降敏感的其它MOS电路中的晶体 管。
技术介绍
集成电路从制造在单个硅芯片上的少数互连器件发展到数百万个 器件。为了实现复杂性和电路密度(即，能封装到给定芯片面积上的器 件数目)的改进，最小器件特征尺寸，亦称器件，，几何尺寸，随每代集 成电路变得越来越小。增加电路密度不仅改进集成电路的复杂性和性能，而且也给消费者 提供较低成本的部件。使器件更小非常具有挑战性，这是因为集成电路 制造中使用的每个工艺具有限制。即，给定工艺通常仅能加工小至一定 的特征尺寸，然后需要改变工艺或器件布局。这种工艺的例子是用于DRAMs的单元器件的制造。这种工艺包括 用于叠层基电容器和沟槽基电容器中的存储阵列的那些。这种工艺也包 括在晶体管和存储单元之间形成接触。这些接触区中的漏泄电流可导致 DRAM单元中的电荷损失并缩短刷新操作的间隔时间。另外，往往难 以制造单元晶体管区域并且通常需要复杂的制造方法和结构。在本专利技术 的整个说明书尤其是以下将进一步详细地说明这些及其它的限制。从上可知，需要加工半导体器件的改进的技术。
技术实现思路
本专利技术提供制造半导体器件的技术。更特别地，本专利技术提供在MOS 晶体管器件结构中制造低漏泄接触的方法与器件。仅仅作为举例，本专利技术已经应用于通常称为DRAMs的动态随机存取存储器件。但是，应认 识到本专利技术具有宽得多的应用范围。例如，本专利技术可应用于其它对由漏 泄电流所引起的性能下降敏感的MOS电路中的晶体管。根据本专利技术的一个实施方案，提供了形成存储器件的方法。该方法 包括提供具有表面区域的衬底，在所述衬底之内形成阱结构，和在所 述阱结构之内形成隔离区。所述方法提供覆盖所述表面区域的保护层， 所述表面区域在所述阱结构上延伸。所述方法然后沉积覆盖所述保护层 的光刻胶层，并通过选择性除去所述光刻胶的一部分图案化所述光刻 胶，以暴露覆盖第一区域的保护层同时保留覆盖第二区域的所述光刻 胶。所述方法还包括使用所述图案化的光刻胶作为掩模，将用于调节阈 值电压的杂质注入第一区域，并保持第二区域基本上没有用于调节阈值 电压的所述杂质。阈值电压注入之后，除去所述光刻胶掩模。然后生长 栅极介电层以覆盖在所述阱结构上延伸的表面区域。所述方法然后在所 述栅极介电层上形成栅极叠层。所述栅极叠层可包含覆盖多晶硅层的硅 化物层。随后使用所述栅极叠层作为掩模将杂质注入所述衬底，以形成 轻度掺杂的漏极(LDD)结构，然后在所述栅极叠层的侧面上形成隔离物。 所述方法然后形成源极区和漏极区，并在所述源极区上提供接触结构。 所述接触结构和源极区之间的结基本上在第二区域之内。所述方法也包 括提供电荷储存电容器，其通过所述接触结构与所述源极区电接触。在 本专利技术的一个具体的实施方案中，第一区域包括多个分离的区域。在另 一个实施方案中，第二区域包括多个分离的区域。本专利技术的另一种实施方案提供半导体集成电路装置，其包括包含表 面区域和在所述村底之内的阱结构的衬底。在一个实施方案中，所述阱 结构包括第一区域和第二区域。第一区域的特征在于用于调节阈值电压 的杂质，而第二区域基本上没有用于调节阈值电压的杂质。所述装置也 包括在所述阱结构之内的隔离区，覆盖所述表面区域的栅极介电层，和 覆盖所述栅极介电层的栅极叠层。所述栅极叠层可包含覆盖多晶硅层的 硅化物层。所述装置也包括LDD结构，在每个所述栅极叠层侧面上的 隔离物，和每个所述栅极叠层的源极区和漏极区。所述装置还包括在所 述源极区上的接触结构，并且所述接触结构和所述源极区之间的结基本 上在第二区域之内。在本专利技术的一个具体的实施方案中，第一区域包括 多个分离的区域。在另一个实施方案中，第二区域包括多个分离的区域。在一个可选择的实施方案中，本专利技术提供DRAM存储单元器件， 其包含衬底和形成在衬底内的多个隔离区。所述DRAM存储器件也包 含形成在衬底内的p-阱区域，该p-阱区域的特征在于第一浓度的p-型 掺杂剂。所述DRAM存储器件也包含所述P-阱区域中的沟道区，该沟 道区的特征在于第二浓度的p-型掺杂剂。在一个实施方案中，第二浓度 高于第一浓度。所述DRAM存储器件也包含形成在所述P-阱区域中并 与所述沟道区邻接的N-型漏极区，和形成在所述P-阱区域中并与所述 沟道区邻接的N-型源极区。导电结构形成与所述源极区的接触，其中 所述源极区的特征在于第一浓度的p-型掺杂剂。所述DRAM存储器件 还包括电连接到所述导电结构的电荷储存电容器。在一个实施方案中， 所述第二浓度的p-型掺杂剂包含用于调节阈值电压的杂质。在一个具体 的实施方案中，所述结区基本上没有用于阈值注入的杂质。相对于常规方法，通过本专利技术实现了许多优点。例如，本专利技术的技 术提供了基于常规技术的易于使用的工艺。在一些实施方式中，所述方 法提供用芯片数/每晶片表示的更高的器件产率。另外，所述方法提供 与常规处理技术兼容的基本上不改变常规设备和方法的方法。所得到的 DRAM存储器件可显示出改进的器件特性。尤其是，已经证实漏泄电 流较低、接触电阻降低、和单元刷新操作的间隔时间更长。基于实施方 案，可以实现这些优点的一种或多种。在本专利技术的整个说明书特别是下 文中会更详细地记载这些及其他优点。参考详细说明和随后的附图可以更完全地理解本专利技术的各种另外 的目的、特征和优点。附图说明图1是说明根据本专利技术的一个实施方案制造DRAM存储器件的方 法的简化图。图2是根据本专利技术的一个实施方案的DRAM存储器件结构的简化 横截面视图3是根据本专利技术的一个实施方案的掩模布局简图；和图4是说明根据本专利技术的一个可选择的实施方案的掩模布局筒图。具体实施例方式根据本专利技术，提供涉及半导体器件制造的技术。更特别地，本专利技术提供制造MOS晶体管器件中的低漏泄接触结构的方法与器件。仅仅作 为举例,本专利技术已经应用于通常称为DRAMs的动态随机存取存储器件。 但是，应认识到本专利技术具有宽得多的应用范围。例如，本专利技术可应用于 对由漏泄电流所引起的性能下降敏感的其它MOS电路中的晶体管。基于所述实施方案，本专利技术包括可以使用的各种特征。这些特征包 含以下的1. 调节阈值电压的离子注入，包括掩模，以防止阈值注入在存储节 点接触区中。2. 调节阁值电压的离子注入，包括掩模，以使得阈值注入在晶体管 沟道区中。如所示的，上述特征可以在以下实施方案的一个或多个中。这些特 征仅仅是举例，其不应该不适当地限制本专利技术权利要求的范围。本领域 技术人员会知道许多变化、替代方案和改变。根据本专利技术的一个实施方案制造集成电路器件的方法可以概述如下1. 提供衬底，例如硅衬底；2. 在所述衬底内形成隔离区，比如浅沟槽隔离区；3. 形成N-阱区域；4. 在所述N-阱区域之内形成P-阱区域；6. 在所述P-阱区域和N-阱区域上形成介电层；7. 沉积和图案化掩模层，比如光刻胶层，以暴露用于调节阈值电压 注入的区域；8. 注入用于阈值调整的p-型离子，比如硼；9. 形成本文档来自技高网...

【技术保护点】
一种形成存储器件的方法，所述方法包括：　提供包含表面区域的衬底；　在所述衬底之内形成阱结构；　在所述阱结构之内形成隔离区；　提供覆盖在所述阱结构上延伸的所述表面区域的保护层；　沉积覆盖所述保护层的光刻胶层；通过选择性地除去一部分光刻胶以暴露覆盖第一区域的所述保护层同时保留覆盖第二区域的所述光刻胶来图案化所述光刻胶；　使用所述图案化的光刻胶作为掩模，将用于调节阈值电压的杂质注入所述第一区域；　保持所述第二区域基本上没有所述用于调节阈值电压的杂质；　除去所述光刻胶掩模；　提供覆盖所述表面区域的栅极介电层；　在所述栅极介电层上形成栅极叠层，所述栅极叠层包括覆盖多晶硅层的硅化物层；　使用所述栅极叠层作为掩模将杂质注入所述衬底，以形成轻度掺杂的漏极（ＬＤＤ）结构；　在所述栅极叠层的侧面上提供间隔物；　形成源极区和漏极区；　在所述源极区上提供接触结构，所述接触结构与所述源极区之间的结区基本上在第二区域之内；和　提供电荷储存电容器，所述电容器通过所述接触结构与所述源极区电接触。

【技术特征摘要】
1. 一种形成存储器件的方法，所述方法包括提供包含表面区域的衬底；在所述衬底之内形成阱结构；在所述阱结构之内形成隔离区；提供覆盖在所述阱结构上延伸的所述表面区域的保护层；沉积覆盖所述保护层的光刻胶层；通过选择性地除去一部分光刻胶以暴露覆盖第一区域的所述保护层同时保留覆盖第二区域的所述光刻胶来图案化所述光刻胶；使用所述图案化的光刻胶作为掩模，将用于调节阈值电压的杂质注入所述第一区域；保持所述第二区域基本上没有所述用于调节阈值电压的杂质；除去所述光刻胶掩模；提供覆盖所述表面区域的栅极介电层；在所述栅极介电层上形成栅极叠层，所述栅极叠层包括覆盖多晶硅层的硅化物层；使用所述栅极叠层作为掩模将杂质注入所述衬底，以形成轻度掺杂的漏极(LDD)结构；在所述栅极叠层的侧面上提供间隔物；形成源极区和漏极区；在所述源极区上提供接触结构，所述接触结构与所述源极区之间的结区基本上在第二区域之内；和提供电荷储存电容器，所述电容器通过所述接触结构与所述源极区电接触。2. 权利要求l的形成存储器件的方法，其中形成阱结构包括在所述衬底之内形成P-阱结构。3. 权利要求2的形成存储器件的方法，其中形成阱结构包括在所述衬底之内形成N-阱结构；和在所述N-阱结构之内形成P-阱结构。4. 权利要求l的方法，其中将杂质注入所述第一区域包括注入包含硼的杂质。5. 权利要求l的方法，其中形成隔离区包括形成浅沟槽隔离区。6. 权利要求l的方法，其中形成栅极叠层包括在所述栅极氧化物上沉积多晶硅层；沉积覆盖所述多晶硅层的金属层；形成硅化物层；和图案化所述硅化物层和所述多晶硅层。7. 权利要求6的方法，其中形成源极区和漏极区包括使用所述图案化栅极叠层作为掩模，将N-型杂质注入所述衬底。8. 权利要求l的方法，其中提供电荷储存电容器包括提供第一导电层；形成覆盖所述第一导电层的介电层；形成覆盖所述介电层的第二导电层；和图案化所述第二导电层。9. 权利要求l的方法，其中所述第一区域包括多个分离的区域。10. 权利要求1的方法，其中所述第二区域包括多个分离的区域。11. 一种半导体集成电路装置，包括包含表面区域的衬底；在所述衬底之内的阱结构；在所述阱结构...

【专利技术属性】
技术研发人员：崔助凤，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]