当前位置: 首页 > 专利查询>清华大学专利>正文

沟道有热、电通道的SOI MOSFET器件制造技术

技术编号:3229727 阅读:248 留言:0更新日期:2012-04-11 18:40
一种沟道有热、电通道的SOI  MOSFET器件,所述器件由源区、漏区、栅、沟道区、源和漏下方的掩埋绝缘层以及硅衬底构成,其特征在于:在器件的源区(1)和漏区(3)下方有掩埋绝缘层(4),在器件的源区(1)和漏区(3)之间为沟道区,两掩埋绝缘层(4)之间设置了一个通道(6),使沟道区和衬底(5)相连在一起。(*该技术在2013年保护过期,可自由使用*)

【技术实现步骤摘要】

本技术属于微电子器件范围,特别涉及一种新型的沟道有热、电通道的SOI MOSFET器件。技术背景传统的SOI MOSFET在器件下面有一层掩埋氧化层,该层的存在降低了漏、源区的寄生结电容,并且能使器件完全隔离,因此提高了器件速度,消除了闩锁效应。然而,掩埋氧化层也给SOI MOSFET带来了两个严重的缺点自热效应和浮体效应,导致SOI MOSFET器件的热稳定性和器件稳定工作的可靠性受到影响。
技术实现思路
本技术的目的是提出一种沟道有热、电通道的SOI MOSFET器件,所述器件由源区、漏区、栅、沟道区、源和漏下方的掩埋绝缘层以及硅衬底构成,其特征在于在器件的源区1和漏区3下方有掩埋绝缘层4,在器件的源区1和漏区3之间为沟道区,两掩埋绝缘层4之间设置了一个通道6,使沟道区和衬底5相连在一起。本技术的有益效果是由于在传统SOI器件的沟道区下方设置了一个通道,因而完全消除了SOI器件的浮体效应。同时由于该通道也是导热通道,从而大大降低了器件的衬底热阻,克服了SOI器件的自热效应。而源、漏区下方的掩埋绝缘层使该器件保持了SOI器件漏源寄生电容小的优点,并且保证了器件的隔离。附图说明图1为沟道有热、电通道的SOI MOSFET器件的结构示意图。具体实施方式图1所示为沟道有热、电通道的SOI MOSFET器件的结构示意图。在器件的源区1和漏区3下方有掩埋绝缘层4,在器件的源区1和漏区3之间为沟道区,两掩埋绝缘层4之间设置了一个通道6,使沟道区和衬底5相连在一起。通道6消除了SOI器件的浮体效应,同时也是导热通道,从而大大降低了器件的衬底热阻,克服了SOI器件的自热效应。而源、漏区下方的埋绝缘层4使该器件保持了SOI器件漏源寄生电容小的优点,并且保证了器件的隔离。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟道有热、电通道的SOI MOSFET器件,所述器件由源区、漏区、栅、沟道区、源和漏下方的掩埋绝缘层以及硅衬底构成,其特征在于在器件的源区(1)和...

【专利技术属性】
技术研发人员:李志坚田立林何平林羲
申请(专利权)人:清华大学
类型:实用新型
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1